Moderne VLSI-Systeme verdanken ihre Gigahertz-Taktraten nicht nur Fortschritten in der Technologie, sondern auch dem agressiven Einsatz von Pipelining. Damit kann zB. in Fließkommamultiplizierern die Frequenz über das hinaus gesteigert werden, was nur durch Reduktion der Latenz mittels fortgeschrittener Schaltungstechnik und Technologie möglich ist. In feingranularen Pipelines, in denen eine Stufe aus nur wenigen Gattern besteht, verursachen das Taktsystem und die Speicherelements jedoch einen dramatischen Aufwand in bezug auf Strom, Fläche und Latenz. Wave-Pipelining ist eine Technik, die ohne diesen Aufwand auskommt, auf Kosten eines komplizierten Entwurfs. Diese Arbeit zeigt, daß Wave-Pipelining am besten asynchron und mit selbst-rücksetzenden dynamischen Gattern funktioniert. Die dazu entwickelte Schaltungsfamilie AWPCMOS ermöglicht extrem niedrige Zykluszeiten: sechs Inverterlaufzeiten. Da der Durchsatz von Wave-Pipelines mit AWPCMOS letztlich von Laufzeitvariationen verursacht durch PVT und Datenabhängigkeiten bestimmt ist, liegt der Schwerpunkt auf der Analyse der Quellen für solche Laufzeitvariationen in AWPCMOS-Schaltungen. Die Konzepte werden erprobt im Rahmen des Designs, der Fertigung und des Test zweier Chips. Der erste stellt einen gepipelineten 64-bit carry-lookahead Addierer dar, der zweite implementiert einen 270-bit Massey-Omura-Multiplizierer für endliche Körper dargestellt in optimalen Normalbasen zum Einsatz in der Kryptographie mit elliptischen Kurven.