Das Lösen von Optimierungsproblemen ist wichtig, aber auch zeit- und energieintensiv. Dies gilt insbesondere für einige kombinatorische Optimierungsprobleme, die NP-vollständig sind, sodass die benötigte Zeit zum Lösen exponentiell mit deren Größe ansteigt. Ein neuartiger Ansatz, um solche Probleme zu lösen, sind sogenannte Ising-Maschinen. Dies sind physikalische Systeme, die auf das Lösen von Problemen in der Form des Ising-Modells spezialisiert sind. Anstatt digitale Logikschaltungen, die bei klassischen Prozessoren verwendet werden, nutzen diese andere physikalische Ansätze, die potenziell deutlich energieeffizienter sein könnten. Insbesondere gekoppelte Oszillator-Netzwerke sind ein vielversprechender Ansatz, weil diese von Natur aus einen Zustand anstreben, der dem Grundzustand des Ising-Modells entspricht. Somit können sie Optimierungsprobleme in deren zugrundeliegenden phasendynamischen Verhalten lösen.

Diese Arbeit fokussiert sich auf die Umsetzung solcher gekoppelten Systeme mittels komplementärer Metall-Oxid-Halbleiter (CMOS) Silizium-Technologie. Das Ziel ist es, Lösungen nahe an dem globalen Optimum zu finden, und das schnell, energieeffizient und auf kleinster Fläche. Zuerst wird das Verhalten dieser Systeme modelliert und ein Simulationsansatz für solche großen Oszillator-Netzwerke vorgeschlagen.

Als Zweites wird das Design diskutiert, welches auf einem 4-stufigen Ring-Oszillator basiert. Die Interaktion der Oszillatoren wird durch einen aktiven Koppler, der auf differentiellen Transistorstufen beruht, ermöglicht. Die Stärke der Interaktion wird gemäß dem Optimierungsproblem durch dessen Bias-Strom mittels eines 4-bit Digital-zu-Analog-Wandlers konfiguriert. Zusätzlich werden notwendige Schaltungen für die sub-harmonische Synchronisierung, Phasenmessung und Frequenzkalibration vorgestellt. Leider ist die Zuweisung der Variablen und Koeffizienten des Optimierungsproblems zu den physikalischen Oszillatoren und Kopplern des Hardware-Netzwerkes ein zeitaufwendiger Schritt. Deshalb wird ein flexibles Routing-System verwendet, das es ermöglicht, die Oszillatoren auf dem Chip untereinander nach Bedarf zu verbinden. Insgesamt werden zwei Chip-Generationen entwickelt und analysiert, wobei die zweite Generation auf einer Siliziumfläche von 4.6 mm² in einem 28 nm Technologieknoten insgesamt 1.440 Oszillatoren und 11.724 Koppler bereitstellt.

Als Drittes wird eine umfangreiche experimentelle Analyse vorgestellt. Diese verdeutlicht, dass die Wahl der richtigen Koppelstärke und Synchronisationsstärke entscheidend ist, um die bestmögliche Genauigkeit zu erzielen. Probleme können in nur 950 ns gelöst werden und erreichen im Durchschnitt mehr als 94% der optimalen Lösung. Die Berechnung benötigt lediglich 320 μW pro Oszillator. Zufällige Abweichungen der Schaltungselemente sind eine der größten Schwierigkeiten dieses analogen Rechenkonzepts. Während Frequenzabweichungen durch die Oszillator-Kalibrierung kompensiert werden können, ändern sich auch die einzelnen Kopplerstärken und damit auch das eigentliche Optimierungsproblem, das in der Hardware repräsentiert und damit gelöst wird.

Die Ergebnisse zeigen, dass gekoppelte Oszillator-Systeme schnell und energieeffizient Optimierungsprobleme lösen können. Diese Netzwerke tendieren natürlicherweise dazu, Lösungen nahe dem globalen Optimum zu finden. Allerdings ist die mögliche Auflösung der Koeffizienten in einem derartigen analogen Ansatz begrenzt. Dieser ist aber besonders gut für Anwendungen geeignet, die Lösungen sehr schnell benötigen und dabei nicht-optimale Ergebnisse tolerieren können. Basierend auf dem vorgestellten Design können zukünftig solche Systeme weiter vergrößert werden, um immer schwierigere Probleme zu lösen.