Seit der Herstellung der ersten integrierten Schaltung Ende der sechziger Jahre wurde durch geometrische Skalierung die Effizienz der Metall-Oxid-Feldeffekttransistoren (MOSFETs) kontinuierlich verbessert. Heute sind die physikalischen Grenzen dieser Skalierung erreicht: die Dicke des Gate-Oxids beträgt nur noch wenige Atomlagen, Leckströme erhöhen sich zunehmend und Kurzkanal-Effekte lassen Bauelementeigenschaften degradieren. Daher ist die Entwicklung neuer Integrationskonzepte notwendig, um die auf Silizium basierende Nanoelektronik zu erweitern oder sogar zu ersetzen. Eines dieser Konzepte besteht aus der Verwendung von Kohlenstoff-Nanoröhrchen-Feldeffekttransistoren (CNTFETs). Der aktive Teil der CNTFETs, d. h. der feldgesteuerte Bereich für den Ladungstransport zwischen Source und Drain, auch Kanal genannt, wird von einem halbleitenden einwandigen CNT (single-walled carbon nanotube, SWNT) gebildet. Das Wachstum geeigneter SWNTs repräsentiert eine der größten Herausforderungen der CNT-Technologie. Die meisten veröffentlichten Herstellungsmethoden sehen ein getrenntes Wachstum von Nanoröhrchen, entweder durch Bogenentladung oder Laserablation, vor. Diese Herstellungsprozesse sind aber nicht für die Großintegration geeignet, da sie eine externe Manipulation und Montage der SWNTs nach dem Wachstum erfordern. Da die so hergestellten CNTFETs somit nur einzeln als Prototypen verfügbar sind, sind in der Literatur auch keine Daten über die großtechnische Verwendbarkeit dieser Herstellungsprozesse hinsichtlich Prozesszeit, Kosten, Reproduzierbarkeit sowie Zuverlässigkeit der Bauelemente und Ausbeute angegeben. Produktionsansätze, die in der Zukunft die Silizium-basierte CMOS Technologie ablösen wollen, sollten nicht nur eine bessere Performanz aufweisen, es muss außerdem möglich sein, die Bauelemente in größeren Mengen zur Großintegration mit Milliarden von Transistoren auf einem Wafer herzustellen. An dieser Stelle setzt diese Arbeit an und erforscht die Möglichkeit der Großserienproduktion von CNTFETs. Das Hauptziel dieser Doktorarbeit ist die Entwicklung eines CMOS-kompatiblen Herstellungsprozesses für CNTFETs, der eine Großserienproduktion von Bauelementen guter Qualität in einer akzeptablen Produktionszeit ermöglicht. Dafür wurde eine in situ Wachstumsmethode für SWNTs entwickelt, die auf der katalytisch-chemischen Gasphasenabscheidung (CCVD) von Kohlenstoff aus Methan basiert. In situ bedeutet, dass die SWNTs direkt auf dem für sie vorgesehenen Platz auf dem Wafer aufgewachsen werden. Der Katalysator besteht aus Nickel auf Aluminium. Durch eine Optimierung der Metallschichtdicke (bis herab zu 0,9 nm) wurde das kontrollierte Wachstum von SWNTs mit 1 nm Durchmesser demonstriert. Untersuchungen der SWNT-Durchmesser und -Dichten wurden mittels Rasterkraftmikroskopie (Atomic Force Microscopy, AFM) im Nanometer-Bereich zerstörungsfrei durchgeführt. Außerdem wurde im Rahmen dieser Arbeit weltweit erstmals die Leitfähigkeits-Rasterkraftmikroskopie (Conductive AFM, CAFM) zur Messung von in situ kontaktierten SWNTs angewendet. Diese Methode erlaubt eine eindeutige Identifizierung der SWNTs und den angrenzenden Strukturen auch auf rauen Unterlagen. Dies ist mit dem konventionellen, topographischen AFM nicht möglich, wenn die Rauheit der Unterlage größer als der Durchmesser der SWNTs (ca. 1 nm) ist. Der in situ Wachstumsprozess der SWNTs wurde in einem neuartigen Herstellungsverfahren für Palladium-kontaktierte und PMMA (Polymethylmethacrylat) passivierte CNTFETs integriert, das lediglich einen einzigen Lithographie-Schritt benötigt und somit Maskenjustageprobleme vollständig vermeidet. Die wesentliche Neuerung des entwickelten Prozesses ist die Verwendung eines Opfer-Katalysators. Dieser besteht aus einer Ni/Al-Doppelschicht, welche ganzflächig aufgebracht und im Gegensatz zu anderen Verfahren anschließend nicht strukturiert wird. Daher findet das Wachstum der SWNTs ganzflächig statt. Durch präzise Optimierung der Metalldicke katalysiert die Ni/Al-Doppelschicht das Wachstum von SWNTs mit 1 nm Durchmesser und wird gleichzeitig während des Hochtemperaturwachstumsprozesses in einen Isolator (mit Ni-Nanopartikeln bedecktes Aluminiumoxid) umgewandelt. Dadurch werden Kurzschlüsse zwischen den nachfolgend strukturierten Source- und Drain-Elektroden vermieden. Die Strukturierung der Palladium-Source- und Drain-Elektroden, sowie die Passivierung der Bauelemente werden zeitgleich mittels eines einzigen Lithographie-Schrittes durchgeführt. Der in dieser Arbeit entwickelte neuartige selbstjustierte Herstellungsprozess erlaubt die parallele Herstellung von etwa 1.000 Transistoren auf einem Wafer (2''). Eine Optimierung des Layouts könnte diese Zahl vervielfachen. Verglichen mit der oft benutzten Herstellung von CNTFETs mittels externem SWNT-Wachstum und anschließender manueller Manipulation, ist der hier entwickelte Prozess zuverlässiger und schneller. Außerdem reduziert er das Risiko der Kontamination der SWNTs, und verbessert so die elektrische Performanz der Bauelemente. Die Brauchbarkeit des Prozesses für die Massenfertigung wurde mit der Herstellung von mehr als 15.000 CNTFETs demonstriert. Ausführliche Statistiken über die Ausbeute wurden auf Basis von 700 Bauelementen erhoben. Der Anteil voll funktionsfähiger CNTFETs mit hohem On/Off- Stromverhältnis beträgt 41%. Eine zukünftige Optimierung der Geometrie der Teststrukturen, beispielsweise durch Verkürzung der Kanallänge, soll die Ausbeute noch weiter verbessern. Annähernd 100 CNTFETs wurden im Rahmen der Arbeit vollständig charakterisiert, indem eine Vielzahl elektrischer Eigenschaften gemessen und analysiert wurde, um statistisch belastbare Aussagen über Bauelementperformanz und -zuverlässigkeit zu erhalten. Schon bei einer sehr niedrigen Drain-Source-Spannung von -400 mV zeigen die Bauelemente mit einem On/Off- Verhältnis von bis zu 2.6e7 und einem On-Strom von bis zu 6 mA/µm sehr gute Eigenschaften, so dass hierdurch die entwickelte Technologie für mobile low-power Anwendungen nutzbar ist. Die zusätzliche Passivierung der CNTFETs mit PMMA erhöht deren Lebensdauer von wenigen Wochen auf mehrere Jahre. Durch weitere Untersuchungen konnte der aus der Literatur bekannte Hysterese-Effekt in der Transferkennline eines CNTFET als konstantes und reproduzierbares Phänomen bestätigt werden. Als wahrscheinlichste Ursache der Hysterese erwies sich hierbei, dass Elektronen im Aluminium Oxid (Teil des Opfer-Katalysators) eingefangen und wieder freigesetzt werden. Aufgrund des Ladungseinfangs erscheinen CNTFETs für Speicheranwendungen sehr geeignet zu sein. Die Funktionsfähigkeit der CNTFETs als Speicherzellen wurde ebenfalls in dieser Arbeit untersucht. Das Verhältnis zwischen logischer "0" und "1" beträgt bis zu 1e6. Dies ist, soweit bekannt, das höchste, je veröffentlichte Stromverhältnis zwischen logischen Zuständen für CNT Speicherzellen. Die "0" und "1" Zustände sind zeitlich stabil, sodass eine Nutzung der Bauelemente als nichtflüchtige Speicher möglich erscheint. Die Ergebnisse dieser Arbeit zeigen das eindeutige Potential der CNT-Technologie für eine Großserienherstellung von hochwertigen Bauelementen für zukünftige industrielle Anwendungen. Mit dem hier vorgestellten Prozess kann eine große Zahl an Bauelementen auf einfache Weise hergestellt werden. Hiermit steht nun eine Technologie-Plattform für die zukünftige CNTForschung zur Verfügung, die es gestattet, sowohl den Einfluss zahlreicher Herstellungs- als auch Umweltparameter auf die elektrischen Eigenschaften der CNTFETs zu untersuchen. Schließlich können CNTFETs auch in anderen Anwendungen mittels des in dieser Arbeit entwickelten Herstellungsverfahrens eingesetzt und untersucht werden. Als Beispiele für weitere Forschungsgebiete sind die Untersuchung der CNTFETs als Infrarot-Detektoren, Gas- oder Bio-Sensoren zu nennen.