TU Darmstadt / ULB / TUprints

Interference-Aware Integration of Mixed-Signal Designs and Ultra High Voltage Pulse Generators for System-on-Chips

Hirmer, Katrin (2019):
Interference-Aware Integration of Mixed-Signal Designs and Ultra High Voltage Pulse Generators for System-on-Chips.
Darmstadt, Technische Universität, [Ph.D. Thesis]

[img]
Preview
Text
2019-10-21_Hirmer_Katrin.pdf - Accepted Version
Available under CC-BY-NC-ND 4.0 International - Creative Commons, Attribution Non-commerical, No-derivatives.

Download (6MB) | Preview
Item Type: Ph.D. Thesis
Title: Interference-Aware Integration of Mixed-Signal Designs and Ultra High Voltage Pulse Generators for System-on-Chips
Language: English
Abstract:

The interference-aware implementation of system-on-chips (SoCs) including ultra high voltage pulse generators and mixed-signal devices, which are for example used in rectifiers or gate drivers, enables the continuous miniaturization of system electronics. Square wave signals with high amplitudes and slew rates can interfere significantly with monolithically integrated low voltage electronics. The prediction of these interferences on SoCs prior to fabrication is essential to take countermeasures. This helps to ensure the functionality of the system and reduces development costs. The main objective of this work is to develop a model which can predict the influences of high voltage pulses on circuits with low supply voltages by simulations. The integration of this model into the conventional design flow of integrated circuits enables SPICE simulations without any additional license fees. The investigations within this thesis allow deriving recommendations for the integration of high voltage pulses and low voltage circuitry within a SoC. Two SoCs have been fabricated in a silicon-on-insulator process. These can be used to emit light from an electroluminescent device as well as driving a capacitive sensor at the same time. The implemented ultra high voltage pulse generator can deliver pulses with up to ±300 V at slew rates of up to 99.56 V/µs. It is able to drive capacitive loads of 10 nF at frequencies of up to 5 kHz. At the same time, a spread spectrum clock generator (SSCG) with a resolution of 9 bit can excite the capacitive sensor with a bandwidth of 10.14 MHz and an attenuation of 33.17 dB with a 5 V power supply. During the switching operation of the ultra high voltage pulse generator, deviations of the operating frequency of the SSCG can be observed. These can mostly be explained by substrate coupling. To verify the coupling mechanism, on the one hand, relevant impedances of the substrate network are measured and compared to calculated values within this thesis. On the other hand, the coupling of the high voltage pulse generator to the substrate as well as the influences of variations of the substrate potential on low voltage designs are recorded by measurement. To predict the interferences on mixed-signal devices, a substrate netlist can be extracted with the help of the SoC layout. The parameters of the components within the substrate equivalent circuit can be analytically calculated by using geometric dimensions extracted from the layout of the SoC. The substrate netlist can be simulated along with the post-layout of the integrated components. The modeling of the supply voltage as well as the packaging is of great importance for the simulation. The investigations of this thesis result in recommendations for the implementation of SoCs with ultra high voltage pulse generators and mixed-signal devices. They include considerations for the circuit implementation, the layout as well as the package selection. For the fabricated SoCs, the frequency change of the SSCG can be reduced by 77.35 %.

Alternative Abstract:
Alternative AbstractLanguage
Die störungsfreie Implementierung von System-on-Chips (SoCs) mit integrierten Ultra-Hochvolt-Pulsquellen und Mixed-Signal Schaltungen, wie sie beispielsweise in Gleichrichtern und Gate-Treibern eingesetzt werden, ermöglicht die stetige Verkleinerung von Systemelektronik. Rechtecksignale mit hohen Spannungsamplituden und Flankensteilheiten können die Funktion von monolithisch integrierter Niedervoltelektronik jedoch erheblich beeinträchtigen. Die Vorhersage dieser Beeinflussung vor der Fertigung solcher SoCs ist entscheidend um Gegenmaßnahmen zu treffen. Dadurch können die Gesamtfunktionalität gewährleistet und die Entwicklungskosten reduzieren werden. Hauptziel dieser Arbeit ist es, ein geeignetes Modell zu erstellen, mit dessen Hilfe die Beeinflussung von Hochvoltpulsen auf Schaltungsblöcke mit geringen Versorgungsspannungen simulativ vorhergesagt werden kann. Die Einbettung in den üblichen Entwurfsprozess für integrierte Schaltungen ermöglicht SPICE-Simulationen ohne zusätzliche Lizenzkosten. Durch die Untersuchungen, die in dieser Arbeit vorgestellt werden, können Handlungsempfehlungen für die Integration von SoCs mit schaltenden Hochvoltspannungen und Niedervoltelektronik abgeleitet werden. Zwei in Silicon-on-Insulator Prozessen gefertigte SoCs ermöglichen die gleichzeitige Nutzung eines Elektrolumineszenz-Elements zur Beleuchtung sowie zur kapazitiven Sensorik. Die implementierte Hochvolt-Pulsquelle kann Spannungspulse bis zu ±300 V mit Flankensteilheiten von bis zu 99.56 V/µs erzeugen. Kapazitive Lasten bis 10 nF können bei Frequenzen bis 5 kHz angesteuert werden. Parallel dazu kann ein Spread-Spectrum-Taktgeber (SST) kapazitive Sensoren mit einer Bandbreite von 10.14 MHz, einer Auflösung von 9 Bit sowie einer Dämpfung von 33.17 dB bei einer Versorgungsspannung von 5 V anregen. Während des Schaltvorgangs der Ultra-Hochvolt-Pulsquelle kann eine Änderung der Frequenz des SST beobachtet werden. Diese lässt sich zu einem signifikanten Anteil durch die Substratkopplung erklären. Zur Verifikation des Kopplungsmechanismus werden in dieser Arbeit zum einen die relevanten Größen des Substratsnetzwerkes vermessen und mit den berechneten Werten verglichen. Zum anderen wird die Kopplung der Hochvolt-Pulsquelle auf das Substrat sowie Einflüsse von Potentialschwankungen des Substrates auf die Niedervoltelektronik messtechnisch erfasst. Zur Vorhersage der Beeinflussung von Mixed-Signal Schaltungen kann aus dem Layout des SoCs eine Substratnetzliste extrahiert werden. Die Parameter für die Komponenten des Ersatzschaltmodells des Substrates können mit Hilfe der geometrischen Abmessungen aus dem Layout des SoCs analytisch berechnet werden. Die Substratnetzliste kann zusammen mit dem Post-Layout der implementierten Komponenten simuliert werden. Dabei ist die Modellierung der Versorgungsspannung sowie des verwendeten Gehäuses für die Simulation von großer Bedeutung. Aufgrund der gewonnen Erkenntnisse umfassen die abgeleiteten Handlungsempfehlungen für die Implementierung von SoCs mit Ultra-Hochvolt-Pulsquellen und Mixed-Signal Schaltungen neben schaltungstechnischen und layoutspezifischen Überlegungen auch Aspekte der Gehäuseauswahl. Für die gefertigten SoCs wird damit die Frequenzänderung des SST um bis zu 77,35 % reduziert.German
Place of Publication: Darmstadt
Classification DDC: 600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften
Divisions: 18 Department of Electrical Engineering and Information Technology > Institute of Computer Engineering > Integrated Electronic Systems
Date Deposited: 31 Oct 2019 13:47
Last Modified: 09 Jul 2020 02:46
URN: urn:nbn:de:tuda-tuprints-91188
Referees: Hofmann, Prof. Dr. Klaus and Killat, Prof. Dr. Dirk
Refereed: 11 September 2019
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/9118
Export:
Actions (login required)
View Item View Item