Viele Anwendungen erfordern eine hohe Rechenleistung, haben aber nur ein begrenztes Energiebudget. Eine Möglichkeit die Rechenleistung zu erhöhen, ohne den Stromverbrauch zu steigern, ist die Verwendung von Hardwarebeschleunigern. Während die Implementierung eines solchen Beschleunigers als anwendungsspezifische integrierte Schaltung mit sehr hohen Entwicklungskosten einhergeht, kann der Einsatz von rekonfigurierbaren Logikbausteinen wie z.B. FPGAs die Entwicklungskosten senken und sowohl die Entwicklungszeit als auch die Zeit bis zur Markteinführung deutlich verkürzen.

Um eine weitere Reduktion der Entwicklungskosten zu erreichen, kann die Entwicklung der Schaltung durch High-Level Synthese teilweise automatisiert werden. Aktuelle High-Level Synthese Ansätze haben jedoch Schwierigkeiten bei der Bewältigung von Fließkommaberechnungen, insbesondere wenn große Blöcken von Fließkomma-Code übersetzt werden müssen.

Der Schwerpunkt dieser Arbeit liegt auf der Implementierung von Fließkommaarithmetik in FPGAs. Um die Leistung zu verbessern, werden in dieser Arbeit neue, FPGA-optimierte Recheneinheiten vorgestellt. Es werden zwei neue Architekturen für kombinierte Fließkomma Multiplizier- und Addiereinheiten vorgeschlagen. Außerdem werden zwei Divisionseinheiten mit geringer Latenz vorgestellt, die auf dem Goldschmidt Divisionsverfahren beruhen. Die vorgeschlagenen Recheneinheiten übertreffen deutlich den bisherigen Stand der Technik in puncto Latenz.

Quellcodes aus Domänen wie der Steuerungstechnik und der numerischen Simulation enthalten oft große Schleifenkörper, die zehntausende von Fließkommaoperationen mit doppelter Genauigkeit enthalten. Sowohl akademische als auch industrielle High-Level-Synthesewerkzeuge haben große Schwierigkeiten, solche Eingabeprogramme zu verarbeiten. In dieser Arbeit wird daher der akademische Compiler Nymble zu Nymble-RS erweitert, einem Entwicklungszweig, der neue Techniken zur Verarbeitung von Zwischenergebnissen und zur effizienten Hardwarewiederverwendung enthält. Diese Techniken ermöglichen es, große Schleifenkörper effizient umzusetzen.

Der vorgestellte Compiler Nymble-RS wird außerdem in eine Werkzeugkette integriert, die, ausgehend von einer abstrakten Beschreibung einer Gruppe von konvexen Optimierungsproblemen in einer domänenspezifischen Sprache, Hardwarebeschleuniger zur Lösung dieser Probleme erzeugen kann. Die generierten Hardwarebeschleuniger erreichen Taktfrequenzen von über 200 MHz und übertreffen die Rechengeschwindigkeit von Hardware, die mit aktuellen kommerziellen High-Level Synthese Programmen erzeugt wurde, um mehr als Faktor 5.7x. Sie bieten außerdem eine Beschleunigung von bis zu Faktor 5.2 gegenüber Software, die auf einer 800 MHz Cortex-A9 CPU ausgeführt wird.

Darüber hinaus werden die entwickelten Techniken verwendet, um Bioinformatik-Simulationen zu beschleunigen. Auch hier wird eine komplette Werkzeugkette vorgestellt, die von einer Definition in der domänenspezifischen Sprache CellML unter Verwendung von C-Code als Zwischendarstellung direkt zu einem Hardwarebeschleuniger führt. Die generierte Hardware benötigt nur 20-30% der Fläche eines mittelgroßen FPGA und übertrifft in den meisten Fällen die Leistung von Desktop-CPUs der aktuellen Generation. Zudem werden Energieeinsparungen von bis zu 96% erreicht.