Die vorliegende Arbeit befasst sich mit der Reduzierung der Verlustleistung in digitalen Schaltungen durch Optimierung auf schaltungstechnischer Ebene. Die Verminderung der Verlustleistung gewinnt eine immer größere Bedeutung, da auf der einen Seite bei Hochleistungsschaltkreisen wie Mikroprozessoren die Möglichkeiten der Weiterentwicklung durch die nicht beliebig steigerbare Verlustleistung begrenzt wird, auf der anderen Seite bei mobilen Geräten die verfügbare Energie zu Kompromissen zwischen Betriebsdauer, Funktion und Gewicht zwingt. Ein in der Literatur vorgeschlagener Ansatz ist der Entwurf neuer Logikfamilien, die von der Überlegung ausgehen, dass die Eingänge von digitalen CMOS-Gattern nahezu reine kapazitive Lasten darstellen. Analysiert man digitale CMOS-Schaltungen mit den Werkzeugen der Wechselstromlehre, so zeigt sich, dass beim Umladen der Eingänge von CMOS-Gattern weitgehend nur Blindleistung auftritt. Der Wirkleistungsumsatz als zu vermindernde Größe entsteht in den Schalttransistoren in den Ausgängen der Gatter beim Umschalten zwischen den Logikpegeln. Logische Schaltungen, die das Prinzip des weitgehend wirkleistungsfreien Betriebs umsetzen, stellen das Konzept der adiabatischen Logik dar, die nahezu keinen Energieaustausch mit der Umgebung wie Leistungseinspeisung oder Wärmeableitung erfordert. Als Alternative zum klassischen Aufbau von Logikgattern bietet sich das Umladen mittels Leistungsoszillatoren wie LC-Schwingkreisen an, mit entsprechend modifizierten Logikgattern. Im Wesentlichen stehen für die erforderlichen Anpassungen der Gatter zwei Wege zur Verfügung: Der eine Ansatz sind dynamische adiabatische Logikfamilien, die gute Wirkungsgrade bei hohen Schaltaktivitäten erreichen, deren Wirkungsgrad jedoch kaum mit der Schaltaktivität skaliert. Zudem sind diese Logikfamilien nicht direkt kompatibel zu CMOS-Gattern als heute weitest-verbreiteter Schaltungsstruktur. Dies ist ein besonderer Nachteil, da CMOS-Gatter viele Vorteile - wie hohe Schaltgeschwindigkeit, geringe Transistorzahl und geringe statische Leistungsaufnahme - vereinen. Aus dieser Sicht ist die Mischbarkeit der Logikfamilien wünschenswert, optimal ist eine Entscheidbarkeit für jedes einzelne Netz oder Gatter. Der zweite Ansatz ist statische adiabatische Logik, die die Funktionsweise von CMOS-Gattern in adiabatischer Logik nachbildet. Diese Logikfamilien benötigen jedoch Dioden zur Entkopplung der Ausgänge, um mehrere Gatter mit einem gemeinsamen Leistungsoszillator betreiben zu können. Die Dioden können dabei sowohl pn-Übergänge wie auch als Dioden geschaltete MOSFETs sein. In beiden Fällen treten jedoch deutliche Flussspannungsverluste auf, die den Einsatz auf Schaltungen mit heute zumindest bei Hochleistungsbauteilen nicht mehr üblichen Versorgungsspannungen beschränken. Da der Ansatz statischer adiabatischer Logik sehr attraktiv ist, stellt sich die Frage nach der Weiterentwickelbarkeit, insbesondere hinsichtlich geringer Versorgungsspannungen. Als Gegenstand dieser Arbeit wird ein Diodenelement eingeführt, mit dem sich unter Verwendung der Eigenschaften von Bipolartransistoren Diodenfunktionen realisieren lassen, deren Flussspannung deutlich unter der Flussspannung klassischer Dioden liegt. Dies erlaubt auch den Einsatz statischer adiabatischer Gatter bei geringeren Versorgungsspannungen und bei gleichzeitigem Erreichen guter Wirkungsgrade. Im Rahmen der Arbeit wird dieses Diodenelement auf schaltungstechnischer Ebene mittels Simulationen als auch mit einem Versuchs-ASIC untersucht, zudem werden die prinzipiell erreichbaren Wirkungsgrade analysiert und ein theoretisches Modell zur einfachen Abschätzung des erreichbaren Wirkungsgrads entwickelt. Abgeschlossen wird die Arbeit mit einem Vorschlag für die Einbindung in den heute üblichen Entwurfsablauf von höchstintegrierten Schaltkreisen.