TU Darmstadt / ULB / tuprints

High-Level Optimization of Performance and Power in Very Deep Sub-Micron Interconnects

Murgan, Tudor :
High-Level Optimization of Performance and Power in Very Deep Sub-Micron Interconnects.
[Online-Edition]
TU Darmstadt
[Ph.D. Thesis], (2006)

[img]
Preview
PDF
phd_tudormurgan.pdf
Available under Simple publication rights for ULB.

Download (2267Kb) | Preview
Item Type: Ph.D. Thesis
Title: High-Level Optimization of Performance and Power in Very Deep Sub-Micron Interconnects
Language: English
Abstract:

Interconnect analysis and optimization at high levels of abstraction is extremely attractive since it offers a much larger room for improvement than optimization at lower levels. The objective of this thesis is to optimize performance and power consumption in interconnect structures at high levels of abstraction. For this purpose, efficient high-level models for delay and power consumption in very deep sub-micron interconnects are developed and employed for constructing and evaluating different low power and throughput improving signal encoding schemes. Moreover, in order to achieve an even higher efficiency, coding is combined with lower level techniques like spacing, shielding, and buffer planning. In order to construct and evaluate encoding schemes at high levels of abstraction, two conceptually different issues must be solved. On the one hand, bit-level characteristics of the data transmitted over the interconnect structures need to be extracted during system-level design and architecture specification. On the other hand, important interconnect-related very deep sub-micron effects have to be incorporated into high-level models as well. Delay models able to predict the line delay for each set of input patterns (and not only for the worst case) are required in order to develop and evaluate coding schemes tailored for performance improvement. An essential contribution of this work is the development of a pattern-dependent delay model. The essence of the so-called extended linear delay (ELD) model is to incorporate the effects of all possible input patterns in buses exhibiting not only inter-wire capacitance, but also inductive effects which are in general more difficult to predict and more daunting because of their long-range nature. Further, the described power macromodel shows that in order to decrease dynamic power consumption at high levels of abstraction, one has to reduce not only the self transition activity but also the so-called coupling transition activity responsible for charging and discharging the inter-wire capacitances in a bus. The abovementioned models are employed in order to construct and evaluate several low-power and throughput improving codes. Based on the observation that the bit-level transition activity in typical DSP applications can be accurately described by two breakpoints, several simple yet very efficient hybrid codes are constructed. Those codes combine non-redundant and redundant schemes in such a way that the total self and coupling transition activity are significantly decreased. Moreover, maximum achievable limits are derived, which show the effectiveness of the developed codes. Further, several low-complex codes are proposed that improve bus performance by avoiding a certain set of input patterns. In this context, fundamental limits and bounds are derived for state and transition coding, respectively. Coding is also compared and combined with low-level interconnect optimization techniques like spacing and shielding. The problem of simultaneously addressing coding-based power reduction and performance improvement is introduced and analyzed. Finally, an interconnect-centric design flow is presented that integrates signal encoding for power and performance optimization. Signal encoding schemes can be constructed at high levels of abstraction while analyzing the data that is transmitted through the interconnect system. After interconnect planning and synthesis, when exact information regarding layout and routing optimization is available, codes can be refined based on the specific wire topology. Moreover, in order to prove the large optimization opportunities available at high levels, a simultaneous buffer insertion and placement algorithm is developed. In this context, coding for throughput is appended to the developed algorithm, and it is shown that performance and/or power consumption can be thus further improved.

Alternative Abstract:
Alternative AbstractLanguage
Die Analyse und Optimierung von Verbindungsstrukturen in integrierten Schaltungen auf hohen Abstraktionsebenen ist äußerst attraktiv, da diese im Vergleich zu niedrigeren Ebenen deutlich mehr Verbesserungsmöglichkeiten anbieten. Ziel dieser Dissertation ist es Leistungsverbrauch und Performanz in Verbindungsstrukturen auf hohen Abstraktionsniveaus zu optimieren. Für diesen Zweck werden effiziente Modelle für Signalverzögerung und Leistungsverbrauch in sub-100 nm (very deep sub-micron) Verbindungsstrukturen erstellt und anschließend auf die Entwicklung und Bewertung verschiedenartiger Kodierungsmethoden angewendet, die den Leistungsverbrauch verringern und den Datendurchsatz verbessern. Um eine noch größere Effizienz zu erzielen, werden Kodierungsschemen mit Methoden wie Abstandvergrößerung, Abschirmung und Einfügen von Leitungstreibern kombiniert, die üblicherweise auf den unteren Abstraktionsebenen angewandt werden. Um wirksame Kodierungsmethoden entwickeln und analysieren zu können, müssen zwei grundlegend verschiedene Probleme gelöst werden. Auf der einen Seite ist für die Entwicklung der Kodierungsmethoden notwendig, auf der System- und Architekturebene bedeutende Eigenschaften der zu sendenden Daten zu extrahieren. Auf der anderen Seite ist für deren korrekte Bewertung erforderlich, wesentliche technologiebedingte Effekte in Makromodellen auf höheren Abstraktionsebenen einzubinden. Die Evaluierung von Kodierungstechniken, die den Durchsatz erhöhen, kann nur dann erfolgen, wenn die verwendeten Verzögerungsmodelle die von allen möglichen Eingangstransitionen erzeugten Verzögerungen vorhersagen können und nicht nur die ungünstigsten (worst case) Fälle betrachten. In diesem Zusammenhang wird in dieser Arbeit ein transitionsabhängiges Verzögerungsmodell entwickelt, das sowohl kurzreichende kapazitive Kopplungen als auch weitreichende und somit unübersichtlichere induktive Effekte berücksichtigt. Des Weiteren wird auch ein Makromodell für den Leistungsverbrauch beschrieben. Dieses Makromodell zeigt im Wesentlichen, dass sich die Optimierung des dynamischen Leistungsverbrauchs auf hohen Abstraktionsebenen auf die Verringerung sowohl der Eigenschaltaktivität als auch der sogenannten Koppelschaltaktivität reduziert, die für das Umladen der Koppelkapazitäten verantwortlich ist. Im Laufe der Arbeit werden die oben genannten Modelle für die Entwicklung und Bewertung von verschiedenartigen und optimierten Kodierungsmethoden verwendet. Basierend auf der Beobachtung, dass die Schaltaktivität in typischen Signalverarbeitungsarchitekturen mittels zwei sogenannter Grenzpunkte modelliert werden kann, werden verschiedene hybride Kodierungstechniken entwickelt, die nichtredundante und redundante Methoden kombinieren, sodass die Eigen- und Koppelschaltaktivität stark reduziert werden. Ferner werden theoretische Schranken für die Reduzierung der Schaltaktivität abgeleitet, um die Effektivität der vorgeschlagenen Kodierungstechniken nachzuweisen. Außerdem werden mehrere durchsatzerhöhende Kodierungsmethoden entwickelt, in denen eine bestimmte Menge von Eingangstransitionen ungültig gemacht wird. In diesem Zusammenhang werden sowohl grundsätzliche Schranken für Zustands- und Transitions-Kodierung berechnet als auch Vergleiche mit Verzögerungsoptimierungsmethoden wie Abstandvergrößerung und Abschirmung durchgeführt, die auf niedrigeren Abstraktionsebenen angewandt werden. Es wird gezeigt, dass durch das Zusammenlegen von Kodierung und solcher Methoden eine verbesserte Effizienz erreicht werden kann. Schließlich wird eine Entwurfsmethodik für integrierte Schaltungen und Systeme beschrieben, in deren Mittelpunkt die Optimierung von Verbindungsstrukturen steht. Kodierungsschemen können im Wesentlichen während der ersten Entwurfsphasen entwickelt und analysiert werden, da die bedeutendsten Eigenschaften der gesendeten Daten zur gleichen Zeit extrahiert werden können. Nach der Planung und Synthese der Verbindungsstrukturen und der dazugehörigen Kodierungen sind exakte Details zu der endgültigen Geometrie der Verbindungsstrukturen bekannt. Folglich können Kodierungen weiter in einer leitungsspezifischen Weise verfeinert werden. Darüber hinaus wird ein Algorithmus entwickelt, der die Plazierung und das Einfügen von Leitungstreibern gleichzeitig durchführt, um somit die beachtlichen Optimierungsmöglichkeiten hervorzuheben, die auf hohen Abstraktionsebenen vorhanden sind. Die Erweiterung des entwickelten Algorithmus mit Kodierungsmethoden erlaubt eine Verbesserung des Durchsatzes und/oder des Leistungsverbrauchs.German
Uncontrolled Keywords: on-chip verbindungsstrukturen und busse, kodierung, performanz, leistung, leistungsverbrauch, kapazitive kopplung, induktive kopplung
Alternative keywords:
Alternative keywordsLanguage
on-chip verbindungsstrukturen und busse, kodierung, performanz, leistung, leistungsverbrauch, kapazitive kopplung, induktive kopplungGerman
on-chip interconnects and buses, deep sub-micron, coding, performance, power, capacitive coupling, inductive couplingEnglish
Classification DDC: 600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften
Divisions: Fachbereich Elektrotechnik und Informationstechnik
Date Deposited: 17 Oct 2008 09:22
Last Modified: 07 Dec 2012 11:52
Official URL: http://elib.tu-darmstadt.de/diss/000747
URN: urn:nbn:de:tuda-tuprints-7475
License: Simple publication rights for ULB
Referees: Stan, Prof. Dr. Mircea
Advisors: Glesner, Prof. Dr. Manfred
Refereed: 6 October 2006
URI: http://tuprints.ulb.tu-darmstadt.de/id/eprint/747
Export:

Actions (login required)

View Item View Item