TU Darmstadt / ULB / TUprints

Analysis of Current Conveyor based Switched Capacitor Circuits for Application in ∆Σ Modulators

Balasubramaniam, Harish :
Analysis of Current Conveyor based Switched Capacitor Circuits for Application in ∆Σ Modulators.
Technische Universität, Darmstadt
[Ph.D. Thesis], (2014)

[img]
Preview
Text
TUD.pdf - Accepted Version
Available under Creative Commons Attribution Non-commercial No-derivatives 3.0 de.

Download (17MB) | Preview
Item Type: Ph.D. Thesis
Title: Analysis of Current Conveyor based Switched Capacitor Circuits for Application in ∆Σ Modulators
Language: English
Abstract:

The reduction in supply voltage, loss of dynamic range and increased noise prevent the analog circuits from taking advantage of advanced technologies. Therefore the trend is to move all signal processing tasks to digital domain where advantages of technology scaling can be used. Due to this, there exists a need for data converters with large signal bandwidths, higher speeds and greater dynamic range to act as an interface between real world analog and digital signals.

The Delta Sigma (∆Σ) modulator is a data converter that makes use of large sampling rates and noise shaping techniques to achieve high resolution in the band of interest. The modulator consists of analog integrators and comparators which create a modulated digital bit stream whose average represents the input value. Due to their simplicity, they are popular in narrow band receivers, medical and sensor applications.

However Operational Amplifiers (Op-Amps) or Operational Transconductance Amplifiers (OTAs), which are commonly used in data converters, present a bottleneck. Due to low supply voltages, designers rely on folded cascode, multistage cascade and bulk driven topologies for their designs. Although the two stage or multistage cascade topologies offer good gain and bandwidth, they suffer from stability problems due to multiple stages and feedback requiring large compensation capacitors. Therefore other low voltage Switched-Capacitor (SC) circuit techniques were developed to overcome these problems, based on inverters, comparators and unity gain buffers.

In this thesis we present an alternative approach to design of ∆Σ modulators using Second Generation Current Conveyors (CCIIs). The important feature of these modulators is the replacement of the traditional Op-Amp based SC integrators with CCII based SC integrators. The main design issues such as the effect of the non-idealities in the CCIIs are considered in the operation of SC circuits and solutions are proposed to cancel them. Design tradeoffs and guidelines for various components of the circuit are presented through analysis of existing and the proposed SC circuits. A two step adaptive calibration technique is presented which uses few additional components to measure the integrator input output characteristic and linearize it for providing optimum performance over a wide range of sampling frequencies while maintaining low power and area.

The presented CCII integrator and calibration circuit are used in the design of a 4th order (2-2 cascade) ∆Σ modulator which has been fabricated in UMC 90nm/1V technology through Europractice. Experimental values for Signal to Noise+Distortion Ratio (SNDR), Dynamic Range (DR) and Figure Of Merit (FOM) show that the modulator can compete with state of art reconfigurable Discrete-Time (DT) architectures while using lower gain stages and less design complexity.

Alternative Abstract:
Alternative AbstractLanguage
Analoge Schaltungen profitieren im Vergleich zu digitalen Schaltungen nur wenig von den Vorteilen moderner Technologien, da die abnehmenden Versorgungsspannungen deren Dynamikbereich reduzieren und gleichzeitig mehr Leistung zur Rauschminimierung benötigen. Es war und ist daher nur konsequent möglichst viele Signalverarbeitungsaufgaben in die digitale Domäne zu verlagern, in der die Vorteile moderner Technologien mit kleinsten Strukturgrößen zum Tragen kommen. Als weitere Konsequenz hieraus stieg der Bedarf nach schnellen Datenkonvertern mit großer Bandbreite und großem Dynamikbereich als Schnittstelle zwischen der analogen und digitalen Domäne rasch an. Der Delta Sigma (∆Σ) Modulator ist eine der gebräuchlichsten Datenkonverterrealisierung mit hoher Abtastrate, ermöglicht eine hohe Auflösung im zu betrachtenden Spannungsbereich und bietet gleichzeitig die Möglichkeit einer effektiven Rauschunterdrückung. Der Mod- ulator erzeugt einen pulsweitenmodulierten digitalen Datenstrom, ist darüber hinaus einfach aufgebaut und besteht im Wesentlichen aus analogen Integratoren und Komparatoren. ∆Σ Modulatoren werden häufig für schmalbandige Empfänger, Medizin- und Sensoranwendungen eingesetzt. Herkömmliche Operationsverstärker (Op-Amps oder OTAs) als eine Hauptkomponente dieser Datenkonverter limitieren jedoch zunehmend deren Leistungsfähigkeit. Aufgrund der niedrigen Versorgungsspannungen sind Entwickler zunehmend gehalten Folded-Cascode-, Multistage-Kaskaden- und Bulk-Driven-Topologien in ihren Schaltungsentwürfen einzusetzen. Die bei Multistage-Kaskaden sehr hohe Verstärkung und Bandbreite wird meist mit Stabilitätsproblemen aufgrund der hohen Anzahl von verstärkenden Stufen bzw. Rückkopplungen mit großen Kompensationskapazitäten erkauft. Es war daher nur konsequent, leistungseffiziente Switched-Capacitor (SC) Schaltungstechniken auf der Basis von Invertern, Komparatoren und Spannungsfolgern zu favorisieren. In dieser Arbeit wird ein alternativer Ansatz zum Entwurf von ∆Σ Modulatoren unter Verwendung von Current Conveyor (CCII) der zweiten Generation untersucht. Bei diesen Mod- ulatoren werden die herkömmlichen, auf Operationsverstärkern basierenden SC-Integratoren durch solche mit CCIIs ersetzt. Die auftretenden Entwurfsprobleme, wie beispielsweise die Nichtidealitäten der CCIIs werden in der Anwendung der SC-Integratoren diskutiert und Lösungen aufgezeigt. Weiterhin werden Entwurfsraumexplorationen zwischen verschiedenen Komponenten durch Analyse herkömmlicher und verbesserter SC-Schaltungen durchgeführt. Ferner wird ein adaptives Kalibrierungsverfahren mit nur wenigen zusätzlichen Komponenten beschrieben, das den Einsatz des Modulators über einen weiten Bereich von Abtastfrequenzen bei gleichzeitig optimaler Performanz, kleinem Silizium-Flächenbedarf und niedriger Leistungsaufnahme ermöglicht. Die behandelten CCII Integratoren sind in einem Entwurfsbeispiel eines ∆Σ Modulators 4.Ordnung (2-2 Kaskade) in 90nm/1V UMC Technologie exemplarisch unter Verwendung des Europractice Services gefertigt worden. Messungen zeigen ein gegenüber herkömmlichen zeit-diskreten Architekturen vergleichbares Rausch/Störverhältnis (Signal to Noise+Distortion Ratio (SNDR)) sowie einen vergleichbaren Dynamikbereich (Dynamic Range (DR)), bei jedoch deutlich reduzierter Schaltungskomplexität und geringerer Anzahl der Verstärkerstufen.German
Place of Publication: Darmstadt
Classification DDC: 600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften
Divisions: 18 Department of Electrical Engineering and Information Technology > Integrierte Schaltungen und Systeme
18 Department of Electrical Engineering and Information Technology > Microelectronic Systems
Date Deposited: 27 Feb 2015 08:05
Last Modified: 27 Feb 2015 08:05
URN: urn:nbn:de:tuda-tuprints-43903
Referees: Hofmann, Prof. Klaus and Thewes , Prof. Roland
Refereed: 15 December 2014
URI: http://tuprints.ulb.tu-darmstadt.de/id/eprint/4390
Export:
Actions (login required)
View Item View Item

Downloads

Downloads per month over past year