Die Integration miniaturisierter heterogener elektronischer Bauteile hat der Einsatz winziger drahtlos angebundener Erfassungsplattformen, sogenannte drahtlose Sensorknoten, ermöglicht. Der Energieverbrauch dieser Komponenten kann dank optimierter Betriebszeiten soweit reduziert werden, dass eine batteriebetriebene Laufzeit über mehrere Jahre möglich ist. Allerdings skaliert die Rechenkapazität der bisher vorliegenden Sensorknoten bei Beobachtung von Ereignissen, die eine hohe Abtastauflösung benötigen, schlecht. Eine große Menge von Sensordaten kann ohne eine Vorfilterung der für die Anwendung relevanten Merkmale nur ineffizient durch drahtlose stromsparende Kommunikationsprotokolle verarbeitet werden. Daher werden energieeffiziente, flexible, schnelle und genaue Recheneinheiten benötigt, um wichtige Merkmalen aus den Sensordaten lokal zu extrahieren, ohne das Betriebssystem mit rechenintensiven Tasks zu belasten. Rekonfigurierbare Hardware ist als eine geeignete Zieltechnologie anerkannt, um diese Anforderungen durch eine Balance zwischen Implementierungsflexibilität, Performanz und Energieeffizienz zu erfüllen. Obwohl der statische und dynamische Leistungsverbrauch der Field Programmable Gate Arrays (FPGAs) sich oft als nachteilig für Anwendungen mit sehr niedrigem Energieverbrauch darstellte, kommen neueste, auf einem nichtflüchtigen Speicher basierende, programmierbare Logikbausteine als mögliche Lösung, die diese Nachteile aufheben, in Frage. Diese Doktorarbeit überprüft zuerst diese These mit Hilfe eines modularen Sensorknotens, der auf einem Flash-basierenden FPGA aufgebaut ist. Die Kombination einer kurzen und autonomen Betriebsperiode mit Hardwarebeschleunigung ergibt eine effiziente Reduzierung des Leistungsverbrauchs für den betrachteten Anwendungsbereich. Allerdings weisen Flash-basierende Bausteine unter Beschränkungen wie lange Konfigurationszeiten und begrenzte Ressourcen auf, die ihre Tauglichkeit für komplexe Datenverarbeitungsaufgaben reduziert. Eine Vorlage einer dynamisch rekonfigurierbaren Architektur, die auf grob-granularen Funktionseinheiten basiert, wird in einem zweiten Teil dieser Arbeit als potentielle Lösung vorgestellt. Das Rechenmodul wird als ein Overlay des FPGAs realisiert und verbessert die Implementierungsfreiheit mit Hilfe eines standardisierten Programmierungsmodells zur Laufzeit. Für ressourcenbeschränkte Geräte angepasste Mechanismen werden eingeführt, um das Modul virtuell zu rekonfigurieren und den durch diese Konfigurierbarkeit erzeugten Zusatzaufwand zu minimieren. Diese Architekturvorlage erschließt den Entwurfsraum und vereinfacht die anwendungsspezifische Anpassung der Plattform. Dennoch müssen diese Funktionalitäten durch entsprechende Designwerkzeuge für automatische Erzeugung von Designdateien auf niedriger Ebene unterstützt werden. Hierzu wird ein Softwarewerkzeug eingeführt, um die Architektur und den Ablauf der Hardwarebeschleuniger graphisch zu konfigurieren. Zusätzlich wird ein Middleware-Dienst im Betriebssystem des Sensornetzwerks integriert, um die Kluft zwischen der Hardware und den Designwerkzeugen zu schließen. Dies ermöglicht eine Umprogrammierung aus der Ferne und Ablaufplanung der Hardwarefunktionalität zur Laufzeit. Zuletzt wird diese Hardware- und Software-Werkzeugkette mit relevanten Anwendungen im Bereich der Zustandsüberwachung bewertet. Die komplexe Analyse von Signalen im betrachteten Abtastfrequenzbereich, wie Schwingungen oder elektrische Ströme, wird für solche Anwendungen oft benötigt. Das vorgestellte System ist somit für die Implementierung bestens geeignet. Die Flexibilität des Konzepts wird mit Hilfe von Algorithmen mit heterogenen algorithmischen Anforderungen gezeigt. Auf Anwendungsanfrage können unterschiedliche Datenverarbeitungsaufgaben auf der Sensorknotenhardware zur Laufzeit beschleunigt werden.