Die Forderung nach permanenter Erreichbarkeit der Nutzer setzt eine ununterbrochene Anbindung an das Internet und somit an zentrale Server voraus. Mit der exponentiellen Zunahme von mobilen Endgeräten wie Smartphones, Tablets und Laptops wird der Datentransfer zum Jahr 2018 voraussichtlich die Exabyte-Schwelle überschreiten. Zusätzlich werden Anwendungen wie Videostreaming, Video-on-Demand, Online-Gaming und Soziale Netzwerke das Datenvolumen weiter erhöhen. Zukünftige Anwendungsszenarien wie Smart Cities, das Internet der Dinge, Industrie 4.0 und Machine-to-machine (M2M) Kommunikation stellen darüber hinaus höchste Anforderungen an die Kommunikationsinfrastruktur, wie z.B. hohe Datenraten bei gleichzeitig niedriger Leistungsaufnahme. Wissenschaftliche Untersuchungen wie die Erforschung desWeltalls sowie die Ölförderung werden im Jahr 2018 voraussichtlich Rechengeschwindigkeiten im Exaflops/s-Bereich benötigen, was einen Datendurchsatz pro Speicherschnittstelle im TB/s-Bereich erfordert. Um einen solchen Datendurchsatz zu erreichen, m¨ ussen die I/O-Link-Geschwindigkeiten zwischen zwei Geräten in den GB/s-Bereich erhöht werden.

Bei solch hohen Datenraten können Informationen sowohl über komplexe, serielle Clock-Data-Recovery (CDR) als auch über einfachere, parallele Quellen-synchrone Verbindungen übertragen werden. Obwohl CDR im Vergleich zur Quellen-synchronen Alternative effizienter ist, sind für das Erreichen einer TB/s-Datenrate mehrere serielle Verbindungen notwendig. Abgesehen davon kann die parallele Quellen-synchrone Übertragung hinsichtlich Leistungsaufnahme und Silizium-Flächenbedarf Vorteile für sich verbuchen, da zusätzliche I/Os keine weiteren Hardwareressourcen erfordern. Bei hohen Datenraten treten bei Quellen-synchronen Verbindungen jedoch Probleme wie Rauschen der Versorgungsspannung, Übersprechen, Inter-Symbol-Interferenzen (ISI) usw. auf, die Laufzeitunterschiede zur Folge haben. Um diesen Problemen zu entgegnen, kann die Methode des adaptiven Trainings im Zeitbereich angewandt werden, um weiterhin mit höchsten Datenraten zu kommunizieren.

In dieser Dissertation werden zwei neue Architekturen für adaptive Quellen-synchrone Verbindungen vorgestellt, die gegenüber bisherigen Implementierungen signifikante Vorteile bezüglich Leistungsverbrauch und Siliziumfläche aufweisen. Die erste Architektur basiert auf einer Verzögerungseinheit, die inkrementell kleinste Verzögerungen zur Phase eines Takts addiert. Eine zweite Architektur basiert auf einem in der PLL (Phase Locked Loop) integrierten Phaseninterpolator (PI). Dieser kann kleinste Verzögerungen zur Phase eines Takts sowohl hinzufügen als auch subtrahieren. Dadurch kann die Synchronisation auf Kosten höherer Komplexität schneller erreicht werden.Gerade bei Double Data Rate (DDR) Systemen, die für Quellen-synchrone Systeme mit hohen Datenraten ¨ ublicherweise eingesetzt werden, reduzieren auch ein nicht-optimaler Taktbaum sowie ein unausbalianciertes Tastverhältnis die Timingmarge. Um dem entgegenzuwirken, werden in dieser Dissertation auch ein neuartiger Algorithmus zur Taktbuffergenerierung sowie ein neuartiges Tastverh¨altnis-Korrekturglied vorgestellt. Dadurch kann auch eine Reduzierung der Leistungsaufnahme Quellen-synchroner Systeme erreicht werden.