TU Darmstadt / ULB / tuprints

CMOS ohne Dotierstoffe: Neuartige siliziumbasierte Nanodraht-Feldeffekt-Bauelemente

Wessely, Frank :
CMOS ohne Dotierstoffe: Neuartige siliziumbasierte Nanodraht-Feldeffekt-Bauelemente.
[Online-Edition]
Darmstädter Dissertationen, Darmstadt, Deutschland
[Ph.D. Thesis], (2011)

[img]
Preview
Dissertation Dipl.-Ing. Frank Wessely - PDF
Dissertation_final_tuprints.pdf
Available under Creative Commons Attribution Non-commercial No Derivatives.

Download (10Mb) | Preview
Item Type: Ph.D. Thesis
Title: CMOS ohne Dotierstoffe: Neuartige siliziumbasierte Nanodraht-Feldeffekt-Bauelemente
Language: German
Abstract:

Seit Beginn der Ära mikroelektronischer Schaltungen auf Siliziumbasis Ende der 1960er Jahre wurde bis dato durch geometrische Skalierung der Bauelement-Geometrie die Performanz von MOSFETs stetig verbessert. Das allmähliche Erreichen der nanoskaligen Grenzen dieses Skalierungsansatzes macht es notwendig nach alternativen, die Effizienz steigernden Ansätzen, oder gar alternativen Bauelementen zu forschen, die in Zukunft einen Ersatz für die konventionelle MOSFET Technologie darstellen könnten. Konventionelle integrierte Schaltungen in CMOS Technik werden mit vordefinierten Transistoren - nämlich PMOS und NMOS - durch Verbindung mit Leiterbahnen auf dem Substrat definiert. Die Definition, ob ein PMOS oder ein NMOS Transistor vorliegt, wird bereits während der Herstellung der integrierten Schaltung durch Festlegung von Dotierstoffgebieten vorbestimmt. Der entstandene Transistortyp kann im Anschluss an den Fertigungsprozess nicht mehr verändert werden. Die im Verlauf dieser Arbeit hergestellten völlig neuartigen Nanodraht-Feldeffekt-Transistoren (NDFET) hingegen kennen eine solche Beschränkung nicht, hier ist der Transistortyp durch Anlegen einer Spannung an einem zusätzlichen Anschluss am Bauelement frei wählbar. So kann ein einziger NDFET je nach Beschaltung des zusätzlichen Anschlusses entweder als PMOS oder als NMOS funktionieren. Diese Auswahlmöglichkeit ist reversibel, sodass rekonfigurierbare Logik im wahrsten Sinne des Wortes direkt und so oft wie nötig durch Anlegen einer Selektionsspannung möglich wird. Dieses Konzept wird, dem Wissen des Autors nach, auf Basis von konventioneller Siliziumplanartechnik auf handelsüblichem Silicon-on-Insulator-Substraten weltweit zum ersten Mal vorgestellt. Die den Bauelementen zugrunde liegende Technologie ist dabei vollständig kompatibel zur konventionellen Siliziumplanartechnik. Besonders hervorzuheben ist hierbei die vollständige Unabhängigkeit der Technologie von jeglichen Dotierungsverfahren. Die Bauelemente werden auf einem handelsüblichen, niedrig P-Typ dotierten SOI-Substrat hergestellt. Die entwickelten Bauelemente können als zwei ineinandergreifende Transistoren beschrieben werden. Der durch das Backgate gesteuerte Transistor ist in Verbindung mit ’mid-gap’ Schottky Barrieren an Source und Drain für die Bereitstellung des Ladungsträgertyps, für NMOS oder PMOS zuständig, - ergo die Wahl eines Löcher- oder eines Elektronenkanals. Der zweite Transistor steuert den Stromfluss zwischen Source und Drain, über einen vorderseitigen Gateanschluss. Eine umfassende elektrische Charakterisierung der einzelnen NDFETs wurde durchgeführt, um die Funktionsweise und den im Bauelement vorherrschenden Leitungsmechanismus analytisch zu beschreiben. Unterschwellensteigungen ausgewählter Bauelemente von S(P/N-NDFET)=62mV/dec zeigen, dass die Bauelemente Anforderungen moderner Schaltungen gewachsen sind. Weiterhin kann eine bemerkenswert geringe Temperaturabhängigkeit wesentlicher Bauelement-Parameter beobachtet werden, die von der Unabhängigkeit von klassischen PN-Übergängen im gewählten Design resultiert. Die aus der Wahlmöglichkeit des Substrates entstehende Versatilität der Bauelemente kann für den Einsatz in Anwendungen zukünftiger rekonfigurierbarer Logik verwendet werden. Ein frei konfigurierbarer CMOS-NDFET Inverter soll den Funktionsbeweis für diese Einsatzfähigkeit liefern. Dieser Funktionsbeweis wurde schlussendlich in einer Inverterschaltung mit CMOS-NDFETs als Demonstrator gezeigt.

Alternative Abstract:
Alternative AbstractLanguage
Since the beginning of the era of silicon based microelectronic circuits in the 1960’s, the geometric scaling of the metal-oxide-semiconductor field-effect-transistor (MOSFET) was the driving force to raise the performance of devices to higher levels. Nowadays, as the physical limits of the nanoscaled devices are approached, alternative device architectures, or perhaps even a new class of devices has to be invented to circumvent these limitations and further increase performance and efficiency. In conventional complementary metal-oxide-semiconductor (CMOS) technology MOSFETs are defined on the silicon substrate and wiring connects these devices to form digital integrated circuits. The conventional MOSFET type - e.g. PMOS or NMOS - is predefined by means of substrate and source/drain region doping. As a result, the transistor type is permanently fixed and can not be changed. However, Nanowire-FETs (NDFETs) fabricated in this work do not suffer from this technological constraint, since the NDFET is freely configurable by the application of a select-bias. In fact a single NDFET can work as either PMOS (P-NDFET) or NMOS (N-NDFET) alike. This flexibility literally enables reconfigurable logic, since the selection is reversible and therefore the transistor type may be changed as often as needed. To the best knowledge of the author this concept is demonstrated for the first time using a standard CMOS compatible fabrication technology on silicon-on-insulator-substrates (SOI). The proposed technology is completely independent of dopants and therefore circumvents problems arising due to statistic dopant fluctuation. The proposed architecture is realized on conventional SOI-substrate. The device can be described as a superposition of two field-effect transistors in parallel, whereas the device is defined by the backgate-control and the frontgate field-effect, respectively. The backgate-transistor provides the charge-carrier type of the device (P-NDFET or N-NDFET) modulating mid-gap Schottky-barriers at the source and drain contact. Thus the backgate determines whether holes (like PMOS) or electrons (like NMOS) form the channel. The second transistor controls the current flowing through the active area of the device in a trigate configuration. Comprehensive electrical characterization of single NDFETs was performed to analyse the charge carrier transport mechanisms in the NDFET channel. Subthreshold-slopes of down to S(P,N-NDFET)=62mV/dec show that the devices are suitable candidates to substitute conventional MOSFETs in future logic circuits. Moreover a remarkably low temperature dependence of the device parameters is observed, resulting from the devices use of Schottky-barriers instead of classical PN-junctions forming source and drain. A CMOS-NDFET inverter circuit is demonstrated to emphasize on this flexibility with a prototype logic-circuit. The versatility of the device can be used in future reconfigurable logic circuits to improve flexibility in the design flow.English
Place of Publication: Darmstadt, Deutschland
Publisher: Darmstädter Dissertationen
Classification DDC: 600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften
Divisions: Fachbereich Elektrotechnik und Informationstechnik
Fachbereich Elektrotechnik und Informationstechnik > Institut für Halbleitertechnik und Nanoelektronik
Date Deposited: 06 Jul 2011 14:11
Last Modified: 07 Dec 2012 12:00
Official URL: urn:nbn:de:tuda-tuprints-26612
URN: urn:nbn:de:tuda-tuprints-26612
License: Creative Commons: Attribution-Noncommercial-No Derivative Works 3.0
Referees: Schwalke, Prof. Dr. Udo and Krautschneider, Prof. Dr.- Wolfgang
Refereed: 29 June 2011
URI: http://tuprints.ulb.tu-darmstadt.de/id/eprint/2661
Export:

Actions (login required)

View Item View Item