Seit Beginn der Ära mikroelektronischer Schaltungen auf Siliziumbasis Ende der 1960er Jahre wurde bis dato durch geometrische Skalierung der Bauelement-Geometrie die Performanz von MOSFETs stetig verbessert. Das allmähliche Erreichen der nanoskaligen Grenzen dieses Skalierungsansatzes macht es notwendig nach alternativen, die Effizienz steigernden Ansätzen, oder gar alternativen Bauelementen zu forschen, die in Zukunft einen Ersatz für die konventionelle MOSFET Technologie darstellen könnten. Konventionelle integrierte Schaltungen in CMOS Technik werden mit vordefinierten Transistoren - nämlich PMOS und NMOS - durch Verbindung mit Leiterbahnen auf dem Substrat definiert. Die Definition, ob ein PMOS oder ein NMOS Transistor vorliegt, wird bereits während der Herstellung der integrierten Schaltung durch Festlegung von Dotierstoffgebieten vorbestimmt. Der entstandene Transistortyp kann im Anschluss an den Fertigungsprozess nicht mehr verändert werden. Die im Verlauf dieser Arbeit hergestellten völlig neuartigen Nanodraht-Feldeffekt-Transistoren (NDFET) hingegen kennen eine solche Beschränkung nicht, hier ist der Transistortyp durch Anlegen einer Spannung an einem zusätzlichen Anschluss am Bauelement frei wählbar. So kann ein einziger NDFET je nach Beschaltung des zusätzlichen Anschlusses entweder als PMOS oder als NMOS funktionieren. Diese Auswahlmöglichkeit ist reversibel, sodass rekonfigurierbare Logik im wahrsten Sinne des Wortes direkt und so oft wie nötig durch Anlegen einer Selektionsspannung möglich wird. Dieses Konzept wird, dem Wissen des Autors nach, auf Basis von konventioneller Siliziumplanartechnik auf handelsüblichem Silicon-on-Insulator-Substraten weltweit zum ersten Mal vorgestellt. Die den Bauelementen zugrunde liegende Technologie ist dabei vollständig kompatibel zur konventionellen Siliziumplanartechnik. Besonders hervorzuheben ist hierbei die vollständige Unabhängigkeit der Technologie von jeglichen Dotierungsverfahren. Die Bauelemente werden auf einem handelsüblichen, niedrig P-Typ dotierten SOI-Substrat hergestellt. Die entwickelten Bauelemente können als zwei ineinandergreifende Transistoren beschrieben werden. Der durch das Backgate gesteuerte Transistor ist in Verbindung mit ’mid-gap’ Schottky Barrieren an Source und Drain für die Bereitstellung des Ladungsträgertyps, für NMOS oder PMOS zuständig, - ergo die Wahl eines Löcher- oder eines Elektronenkanals. Der zweite Transistor steuert den Stromfluss zwischen Source und Drain, über einen vorderseitigen Gateanschluss. Eine umfassende elektrische Charakterisierung der einzelnen NDFETs wurde durchgeführt, um die Funktionsweise und den im Bauelement vorherrschenden Leitungsmechanismus analytisch zu beschreiben. Unterschwellensteigungen ausgewählter Bauelemente von S(P/N-NDFET)=62mV/dec zeigen, dass die Bauelemente Anforderungen moderner Schaltungen gewachsen sind. Weiterhin kann eine bemerkenswert geringe Temperaturabhängigkeit wesentlicher Bauelement-Parameter beobachtet werden, die von der Unabhängigkeit von klassischen PN-Übergängen im gewählten Design resultiert. Die aus der Wahlmöglichkeit des Substrates entstehende Versatilität der Bauelemente kann für den Einsatz in Anwendungen zukünftiger rekonfigurierbarer Logik verwendet werden. Ein frei konfigurierbarer CMOS-NDFET Inverter soll den Funktionsbeweis für diese Einsatzfähigkeit liefern. Dieser Funktionsbeweis wurde schlussendlich in einer Inverterschaltung mit CMOS-NDFETs als Demonstrator gezeigt.