TU Darmstadt / ULB / TUprints

Dynamische Selbstrekonfiguration in der digitalen Bildverarbeitung: Methoden und Architekturen

Ackermann, Kurt Franz (2011)
Dynamische Selbstrekonfiguration in der digitalen Bildverarbeitung: Methoden und Architekturen.
Technische Universität Darmstadt
Ph.D. Thesis, Primary publication

[img]
Preview
Teil 1 von 3 der Dissertation (Kapitel 1-3) - PDF
Diss_Ackermann_Kap1-3.pdf
Copyright Information: CC BY-NC-ND 2.5 Generic - Creative Commons, Attribution, NonCommercial, NoDerivs .

Download (20MB) | Preview
[img]
Preview
Teil 2 von 3 der Dissertation (Kapitel 4-9) - PDF
Diss_Ackermann_Kap4-9.pdf
Copyright Information: CC BY-NC-ND 2.5 Generic - Creative Commons, Attribution, NonCommercial, NoDerivs .

Download (11MB) | Preview
[img]
Preview
Teil 3 von 3 der Dissertation (Anhang, Literaturquellen) - PDF
Diss_Ackermann_Anhang.pdf
Copyright Information: CC BY-NC-ND 2.5 Generic - Creative Commons, Attribution, NonCommercial, NoDerivs .

Download (20MB) | Preview
Item Type: Ph.D. Thesis
Type of entry: Primary publication
Title: Dynamische Selbstrekonfiguration in der digitalen Bildverarbeitung: Methoden und Architekturen
Language: German
Referees: Glesner, Prof. Dr. Manfred ; Müller-Glaser, Prof. Dr.- Klaus D.
Date: 5 February 2011
Place of Publication: Darmstadt
Date of oral examination: 31 January 2011
Abstract:

Der rasante technologische Fortschritt in der Bildsensorik ermöglicht zunehmend detaillierte und hochfrequente Akquisitionen von Bildsequenzen. Dieser Informationsgewinn dient als Grundlage für neue Verfahren in der digitalen Bildverarbeitung, die wiederum höhere Anforderungen an die verarbeitenden Systeme stellen. Hierbei implizieren reine Softwarelösungen ein Maximum an Flexibilität, erfüllen jedoch selten die zugrunde liegenden Echtzeitanforderungen komplexer Applikationen. Im Gegenzug bieten Hardwarelösungen einerseits deutlich höhere Rechenleistungen, sind jedoch andererseits oftmals durch die limitiert zur Verfügung stehenden Ressourcen eingeschränkt. Ein weiteres relevantes Kriterium ist die Anpassungsfähigkeit eines Systems an sich dynamisch verändernde Anforderungen. So ist es in der Bildverarbeitung nicht selten notwendig, auf Variationen von Lichtverhältnissen, der Temperatur oder gar auf komplexere Faktoren, die sich aus der Auswertung von Bildinhalten ergeben, zu reagieren. Im einfachsten Fall kann die Adaption eines Systems durch eine geeignete Parametrierung von Funktionsblöcken vorgenommen werden. Bei tiefergreifenden algorithmischen Änderungen geraten klassische Hardwarearchitekturen, aufgrund ihrer statischen Eigenschaften, schnell an ihre Grenzen, wodurch sich der Zielkonflikt zwischen Leistung und Adaptivität eines Systems manifestiert. Um die Anforderungen moderner Bildverarbeitungsalgorithmen an die Hardware zu eruieren, wurden im Rahmen dieser Arbeit Architekturen für bestehende Verfahren entworfen, sowie neue Algorithmen für diverse Anwendungsbereiche entwickelt. In diesem Zusammenhang werden Methoden zur Parallelisierung von Abläufen präsentiert, die es ermöglichen, Echtzeitanforderungen ressourceneffizient zu erfüllen. Bildverarbeitungsapplikationen setzen sich typischerweise aus Sequenzen eigenständiger und wieder verwendbarer Verarbeitungsmodule zusammen. Das globale Forschungsziel dieser Arbeit liegt in dem Entwurf und der Entwicklung einer zugrunde liegenden Hardwareplattform, die für viele solcher Verarbeitungspipelines eine universelle Lösung darstellt. Auf Seiten der Software abstrahiert ein hierarchisch gegliedertes Design–Automatisierungskonzept den Zugriff auf die Plattform. Der Benutzer greift unter Verwendung einer leicht verständlichen Semantik nach dem Baukastenprinzip auf vorgefertigte IP–Cores zu, um die gewünschte Funktionalität auf oberster Ebene zu definieren. Durch dieses Konzept ist der Entwurf von hardwarebasierten Bildverarbeitungssystemen nicht mehr ausschließlich den Entwicklungsspezialisten vorbehalten, und die Industrie profitiert zugleich von deutlich verkürzten Produkteinführungszeiten. Jedoch ist die Realisierbarkeit solch einer universell einsetzbaren Plattform zunächst prinzipiell durch die beschränkten Logikressourcen begrenzt. Um diese Barriere abzuwenden, werden moderne Technologien herangezogen, die es ermöglichen, die Funktionalität von integrierten Halbleitern während der Laufzeit partiell zu ändern. Durch die dynamische partielle Rekonfiguration wird die Zeitachse als zusätzlicher Freiheitsgrad im Systementwurf gewonnen, so dass unterschiedliche Funktionsblöcke mit zeitlichem Versatz auf identische Logikressourcen abgebildet werden können. Es wird gezeigt, dass sich moderne Field Programmable Gate Arrays (FPGA) aufgrund ihrer Leistungsfähigkeit und ihrer strukturellen Eigenschaften als Zieltechnologie eignen. Unterschiedliche Methoden zur Laufzeitrekonfiguration werden anhand implementierter Fallstudien evaluiert und optimiert. In dem vorgestellten Konzept wird ein Verfahren umgesetzt, wodurch prinzipbedingte zusätzlich auftretende Latenzzeiten durch ein geeignetes Rekonfigurations–Scheduling vermieden werden. Dabei wird der Rekonfigurationsprozess von der Plattform autonom gesteuert. Die Anbindung eines schnellen externen Speichers an das Plattform–FPGA ist notwendig, um Eingangsbilder sowie Verarbeitungsergebnisse von instanziierten IP–Cores zwischenzuspeichern. In dieser Arbeit wird ein innovatives Konzept eines für Bildverarbeitungsalgorithmen optimierten Speichercontrollers vorgestellt. Der hierarchisch konzipierte Speichercontroller gewährt mehreren Clients gleichzeitigen Zugriff auf das RAM und abstrahiert die Verwaltungsschicht des Speichers. Ein neuartiges Schnittstellenkonzept minimiert die Anzahl benötigter Kommunikationsprimitive für dynamisch rekonfigurierbare Clients. Auf diese Weise wird das Design–Routing vereinfacht, und die Anzahl zusätzlicher Laufzeitverzögerungen wird nachweislich reduziert. Die in dieser Arbeit vorgestellten Methoden und Architekturen wurden in Form einer Framegrabberplattform realisiert und anhand einer umfangreichen Fallstudie evaluiert. Es wird gezeigt, dass die Selbstrekonfiguration von FPGAs die industrielle Bildverarbeitung weiterführt, solange die richtigen Abstraktions– und Design–Automatisierungstechniken bereitgestellt werden.

Alternative Abstract:
Alternative AbstractLanguage

The demands on image processing systems are rapidly increasing. At this a system must offer both, adequate flexibility and performance. While a maximum of flexibility is provided by software solutions, hardware implementations are essential to meet real-time requirements of demanding applications. Within this work, image processing algorithms were developed for diverse application domains and corresponding hardware architectures were introduced. This way the fundamental demands of modern applications could have been captured. The major goal of this research is the design and implementation of a hardware-based image processing system providing flexibility and performance to a wide range of applications. A novel design-automation concept separates the complexity of a hardware development from the functional specification. Image processing systems typically comprehend a number of reusable components arranged in a pipeline, making it natural to approach the implementation problem from a library-based point of view. In contrast to existing approaches no additional synthesis of the circuit is required, reducing the adaption latency of the system. An underlying FPGA-based hardware platform is introduced enabling local changes of the circuit during run-time. The dynamic reconfiguration process has been optimized, reducing the corresponding overhead. This way resources can be time-multiplexed, annulling classical limitations. Furthermore, an efficient connection of an external memory to the FPGA has been established. At this the special requirements of dynamically reconfigurable clients were considered, reducing the number of critical design paths. An innovative memory controller provides image processing specific services to processing units. A comprehensive case study has been implemented to evaluate the presented methods and architectures. It can be showed that self-reconfiguration of FPGAs leverages industrial image processing, as long as adequate abstraction and design-automation techniques are provided.

English
URN: urn:nbn:de:tuda-tuprints-24182
Classification DDC: 600 Technology, medicine, applied sciences > 620 Engineering and machine engineering
000 Generalities, computers, information > 004 Computer science
Divisions: 18 Department of Electrical Engineering and Information Technology > Microelectronic Systems
Date Deposited: 23 Feb 2011 13:25
Last Modified: 08 Jul 2020 23:50
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/2418
PPN: 231812949
Export:
Actions (login required)
View Item View Item