TU Darmstadt / ULB / TUprints

Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten

Weber, Jürgen (2008)
Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten.
Technische Universität Darmstadt
Ph.D. Thesis, Primary publication

[img]
Preview
PDF
Dissertation_Juergen_Weber.pdf
Copyright Information: CC BY-NC-ND 2.5 Generic - Creative Commons, Attribution, NonCommercial, NoDerivs .

Download (1MB) | Preview
Item Type: Ph.D. Thesis
Type of entry: Primary publication
Title: Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten
Language: German
Referees: Huss, Prof. Sorin ; Hedrich, Prof. Lars
Date: 5 December 2008
Place of Publication: Darmstadt
Date of oral examination: 8 October 2008
Abstract:

Diese Arbeit stellt eine vereinheitlichte Modellierungsmethodik, für den Entwurf und den virtuellen Test von integrierten Mixed-Signal Schaltkreisen, vor. Der Vorteil dieser Methode gegenüber dem aktuellen Stand der Technik ist, dass bei der Modellerstellung alle im Entwurfsablauf vorkommenden Modelleigenschaften berücksichtigt und implementiert werden. Durch die Anwendung modular aufgebauter und konfigurierbarer Verhaltensmodelle, können die Anforderungen und Aufgaben während der unterschiedlichen IC-Entwicklungsstadien, wie z.B. Schaltungsdesign und –verifikation oder Testentwicklung, flexibel erfüllt und bewältigt werden. Darüber hinaus werden verschiedene Modellabstraktionsklassen eingeführt, die sich im Detaillierungsgrad sowie in der Abbildung der Schaltungstopologie unterscheiden. Mit diesen Modellierungstechniken konnten HDL-Modelle geschaffen werden, deren Verhalten durch Aktivieren oder Deaktivieren von Modelleigenschaften optimal an die spezifischen Simulationsaufgaben bzw. –anforderungen anpassbar sind, was zu erheblicher Zeitersparnis im Verifikationsprozess führt. Am Beispiel eines ICs (Antennentreiber für Passiv Entry/Go Systeme) aus dem Automobilbereich wird der potentielle Performancegewinn sowohl in der Schaltungsentwicklung als auch bei der Testentwicklung durch Anwendung der Modellierungsmethoden nachgewiesen. Hierbei konnte die Performance durch die Entwicklung und den Einsatz konfigurierbarer MOSFET Verilog-A Modelle, welche die Fähigkeit besitzen bestimmte Transistoreigenschaften ein- oder auszublenden, noch weiter gesteigert werden.

Alternative Abstract:
Alternative AbstractLanguage

This work represents a unified modeling method for the design and the virtual test of integrated mixed-signal circuits. Compared to the state-of-the-art the advantage of this method is, that when creating the models, all model properties occurring in the design process, will be taken into account and implemented. By applying modularly structured and configurable behavior models, the requirements and tasks during the different IC development phases, like circuit design and verification or test development, can be flexible fulfilled and coped with. Moreover, different model abstraction classes have been introduced, which differ in their level of detail as well as in mapping circuit topologies. With these modeling techniques HDL models can be created, whose behavior optimally can be adjusted to specific simulation tasks and requirements, by activating or deactivating model properties, resulting in considerable time savings in the verification process. Taking an IC (antenna driver for passive entry/go systems) from the automotive domain as an example, performance gains in the circuit and in the test development phase could be proven. Hereby the performance further could be increased by developing and applying configurable MOSFET Verilog-A models, which have the feature to switch on or off specific transistor characteristics.

English
Uncontrolled Keywords: Verhaltensmodellierung, HDL-Modell, Verilog-A/AMS, Modellierungsmethodik, Virtueller Test, IC-Entwicklung, Mixed-Signal, Halbleiter
Alternative keywords:
Alternative keywordsLanguage
Verhaltensmodellierung, HDL-Modell, Verilog-A/AMS, Modellierungsmethodik, Virtueller Test, IC-Entwicklung, Mixed-Signal, HalbleiterGerman
URN: urn:nbn:de:tuda-tuprints-12057
Classification DDC: 500 Science and mathematics > 500 Science
000 Generalities, computers, information > 000 Generalities
600 Technology, medicine, applied sciences > 620 Engineering and machine engineering
000 Generalities, computers, information > 004 Computer science
600 Technology, medicine, applied sciences > 600 Technology
Divisions: 18 Department of Electrical Engineering and Information Technology > Institute for Semiconductor Technology and Nano-Electronics
Date Deposited: 22 Dec 2008 08:04
Last Modified: 07 Dec 2012 11:54
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/1205
PPN: 207790205
Export:
Actions (login required)
View Item View Item