TU Darmstadt / ULB / TUprints

Monolithic Integration of CMOS Charge Pumps for High Voltage Generation beyond 100 V

Shen, Lufei (2015)
Monolithic Integration of CMOS Charge Pumps for High Voltage Generation beyond 100 V.
Technische Universität
Ph.D. Thesis, Primary publication

[img]
Preview
Text
Final_lufei_shen_diss.pdf
Copyright Information: In Copyright.

Download (15MB) | Preview
Item Type: Ph.D. Thesis
Type of entry: Primary publication
Title: Monolithic Integration of CMOS Charge Pumps for High Voltage Generation beyond 100 V
Language: English
Referees: Hofmann, Prof. Dr. Klaus ; Killat, Prof. Dr. Dirk
Date: February 2015
Place of Publication: Darmstadt
Date of oral examination: 6 February 2015
Corresponding Links:
Abstract:

Monolithic integration of step-up DC-DC converters used to be one of the largest challenges in high voltage CMOS SoCs. Charge pumps are considered as the most promising solution regarding in- tegration levels compared to boost converter with bulky inductors. However, conventional charge pump architectures usually show significant drawbacks and reliability problems, when used as on- chip high voltage generators. Hence, innovative charge pump architectures are required to realize the monolithic integration of charge pumps in high voltage applications. In this dissertation, three 4-phase charge pump architectures with the dynamic body biasing tech- nique and clock schemes with dead time techniques were proposed to overcome drawbacks such as body effect and reverse current problem of traditional Pelliconi charge pump. The influences of high voltage CMOS sandwich capacitors on the voltage gain and power efficiency of charge pumps were extensively investigated. The most reasonable 4-phase charge pump architecture with a suitable configuration of high voltage sandwich capacitors regarding the voltage gain and power efficiency was chosen to implement two high voltage ASICs in an advanced 120 V 0.35 μm high voltage CMOS technology. The first test chip operates successfully and is able to generate up to 120 V from a 3.7 V low voltage DC supply, which shows the highest output voltage among all the reported fully integrated CMOS charge pumps. The measurement results confirmed the benefits of the proposed charge pump architectures and clock schemes. The second chip providing a similar output voltage has a reduced chip size mainly due to decreased capacitor areas by increased clock frequencies. Fur- thermore, the second chip with an on-chip clock generator works independently of external clock signals which shows the feasibility of integrated charge pumps as part of high voltage SoCs. Based on the successful implementation of those high voltage CMOS ASICs, further discussions on the stability of the output voltage, levels of integration and limitations in the negative high voltage generation of high voltage CMOS charge pumps are held with the aid of simulation or measurement results. Feed- back regulation by adjusting the clock frequency or DC power supply is able to stabilize the voltage performance effectively while being easily integrated on-chip. Increasing the clock frequency can significantly reduce the required capacitor values which results in reduced chip sizes. An application example demonstrates the importance of fully integrated high voltage charge pumps. Besides, a new design methodology for the on-chip high voltage generation using CMOS technolo- gies was proposed. It contains a general design flow focusing mainly on the feasibility and reliability of high voltage CMOS ASICs and design techniques for on-chip high voltage generators. In this dissertation, it is proven that CMOS charge pumps using suitable architectures regarding the required chip size and circuit reliability are able to be used as on-chip high voltage generators for voltages beyond 100 V . Several methods to improve the circuit performance and to extend the functionalities of high voltage charge pumps are suggested for future works.

Alternative Abstract:
Alternative AbstractLanguage

Eine der größten Herausforderungen in Hochspannungs-CMOS SoCs war die monolithische Inte- gration von Aufwärts-Gleichspannungswandlern. Im Vergleich zu einem Aufwärtswandler (engl. boost converter) werden Ladungspumpen als eine vielversprechende Lösung hinsichtlich des Inte- grationsgrades angesehen. Konventionelle Ladungspumpenarchitekturen zeigen bei der Verwen- dung als On-Chip-Hochvoltgeneratoren meistens jedoch deutliche Nachteile und Zuverlässigkeit- sprobleme auf. Daher werden innovative Ladungspumpenarchitekturen benötigt um die Integration von Ladungspumpen in Hochvoltanwendungen zu realisieren. In dieser Dissertation werden drei 4-Phasen-Ladungspumpenarchitekturen vorgestellt, welche die dynamische Bulk-Regulierungstechnik und Taktschemen mit Totzeit-Methoden verwenden. Damit werden die Nachteile des Bodyeffektes und das Problem des Rückwärtsstromes in traditionellen Pelliconi-Ladungspumpen bewältigt. Der Einfluss der CMOS Hochvolt-Sandwich-Kondensatoren auf die Spannungsverstärkung und die Energieeffizienz wurden ausführlich untersucht. Die angemessenste Ladungspumpe mit passender Konfiguration der Hochvolt-Sandwich-Kondensatoren wurde gewählt, um zwei Hochvolt-ASICs in einem fortschrittlichen 0,35 μm Hochvolt-CMOS-Prozess mit bis zu 120 V zu implementieren. Mit dem ersten Testchip können Spannungen von 120 V aus einer 3,7 V Gleichspannungsquelle erzeugt werden. Damit zeigt er die höchste Ausgangsspannung unter allen veröffentlichten, vollintegrierten CMOS-Ladungspumpen. Messergebnisse bestätigten die Vorteile der vorgeschlagenen Ladungspumpe und den Taktschemen. Der zweite Chip erzeugt eine ähnliche Ausgangsspannung bei deutlich reduzierter Chipfläche. Diese Verbesserung konnte hauptsächlich durch die Verkleinerung der von den Kapazitäten belegte Fläche erreicht werden, was eine Folge der Erhöhung der Taktfrequenz ist. Der zweite Chip arbeitet durch den On-Chip- Taktgenerator außerdem unabhängig von externen Taktsignalen, wodurch die Machbarkeit von integrierten Ladungspumpen für Hochvolt-SoCs gezeigt wird. Basierend auf der erfolgreichen Imple- mentierung dieser zwei Hochvolt-ASICs wurden weitere Betrachtungen der CMOS-Ladungspumpen mit Hilfe von Simulations- oder Messergebnissen durchgeführt. Diese beinhalten die Stabilität der Ausgangsspannung, den Integrationsgrad sowie die Limitierungen bei der Erzeugung von negativen Hochvoltspannungen. Eine Regulierung der Rückkopplung durch Anpassung der Taktfrequenz oder der Gleichspannungsversorgung ermöglicht eine effektive Stabilisierung der Ausgangsspannung. Diese Rückkopplung kann leicht auf dem Chip integriert werden. Durch eine Erhöhung der Taktfre- quenz kann eine erhebliche Reduzierung der Kapazität erreicht werden, was zu einer Verkleinerung der benötigten Chipfläche führt. Ein Anwendungsbeispiel zeigt die Wichtigkeit von vollintegrierten Hochvolt-Ladungspumpen. Außerdem wird eine neue Entwicklungsmethode für die On-Chip-Hochvoltgenerierung in CMOS-Technologien vorgeschlagen. Sie beinhaltet Konstruktionsverfahren für On-Chip Aufwärts- Gleichspannungswandler sowie einen allgemeinen Designflow, der sich hauptsächlich auf die Mach- barkeit und die Zuverlässigkeit von Hochspannungs-CMOS-ASICs konzentriert. In dieser Dissertation wurde bestätigt, dass CMOS-Ladungspumpen mit passenden Architek- turen, die sowohl die benötigte Chipfläche als auch die Zuverlässigkeit der Schaltung berücksichti- gen, für die On-Chip-Hochvoltgenerierung bei Spannungen über 100 V eingesetzt werden können. Einige Verbesserungsmöglichkeiten zur Steigerung der Leistungsfähigkeit der Schaltung und zur Erweiterung der Funktionalität von Hochvoltladungspumpen werden für weiterführende Arbeiten vorgeschlagen.

German
Uncontrolled Keywords: charge pump, CMOS, high voltage, monolithic integration
Alternative keywords:
Alternative keywordsLanguage
Ladungspumpe, Hochvolt, CMOSGerman
URN: urn:nbn:de:tuda-tuprints-43974
Classification DDC: 600 Technology, medicine, applied sciences > 620 Engineering and machine engineering
Divisions: 18 Department of Electrical Engineering and Information Technology
18 Department of Electrical Engineering and Information Technology > Integrierte Schaltungen und Systeme
Date Deposited: 17 Feb 2015 10:04
Last Modified: 20 Feb 2015 13:35
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/4397
PPN: 386760489
Export:
Actions (login required)
View Item View Item