TU Darmstadt / ULB / TUprints

Modellierung der technologiebasierten Einflüsse auf das Bauteilverhalten gedruckter organischer Transistoren

Pankalla, Sebastian (2014)
Modellierung der technologiebasierten Einflüsse auf das Bauteilverhalten gedruckter organischer Transistoren.
Technische Universität Darmstadt
Ph.D. Thesis, Primary publication

[img]
Preview
Text
Dissertation_Pankalla.pdf
Copyright Information: CC BY-NC-ND 2.5 Generic - Creative Commons, Attribution, NonCommercial, NoDerivs .

Download (30MB) | Preview
Item Type: Ph.D. Thesis
Type of entry: Primary publication
Title: Modellierung der technologiebasierten Einflüsse auf das Bauteilverhalten gedruckter organischer Transistoren
Language: German
Referees: Glesner, Prof. Dr. Manfred ; Schlaak, Prof. Dr. Helmut ; Dörsam, Prof. Dr. Edgar
Date: 2014
Place of Publication: Darmstadt
Date of oral examination: 22 January 2014
Abstract:

Die klassische Mikroelektronik verwirklicht immer kleinere und schnellere Transistoren für immer performantere Anwendungen wie Zentral- und Grafikprozessoren. Die Herstellungsprozesse dieser siliziumbasierten Technologie stellen Vakuum- und Reinraumprozesse dar. Die gedruckte organische Elektronik realisiert im Gegensatz dazu preiswerte und großflächige Anwendungen durch Massenfertigungsverfahren wie der Drucktechnik. Hierfür stehen verschiedene Druckverfahren (konventionelle und digitale Druckverfahren) für eine breite Auswahl geeigneter funktionaler Materialien zur Verfügung. Die Druckqualität wird maßgeblich bestimmt durch die verwendeten Druckverfahren, Substrate und Materialien, die aufeinander angepasst werden müssen, da sonst schwankende Bauteilverhalten, Genauigkeiten und Auflösung des Druckergebnisses sowie Beschaffenheit der abgeschiedenen Schichten (Morphologie, Topographie) resultieren. Um jedoch elektronische Schaltungen auf Basis gedruckter organischer Transistoren mit hinreichend hoher Ausbeute entwickeln zu können, ist ein stabiler und zuverlässiger Herstellungsprozess notwendig. Durch Analyse und Beschreibung, welche Prozessschritte bei der Herstellung eines organischen Transistors den Ladungstransport durch diesen und somit dessen Bauteilverhalten bestimmen, können Modelle für die Schaltungssimulation erstellt werden, die den physikalischen Prinzipien und Prozesseinwirkungen Rechnung tragen. Hierfür sind in dieser Arbeit die Einflüsse, die einzelne Prozessschritte während der Herstellung druckbarer organischer Transistoren auf das Bauteilverhalten ausüben, untersucht worden. Der Transportweg der Ladungsträger durch den Transistor ist verfolgt worden und wie dieser durch prozessbedingte Effekte beeinträchtigt wird. Durch eine physikalische Beschreibung konnte ein analytisches Modell, sowie durch Finite-Elemente-Simulationen ein numerisches Modell aufgestellt werden. Für den Ladungstransport müssen Ladungen aus einem elektrischen Kontakt in den organischen Halbleiter injiziert werden. Bei dem in dieser Arbeit verwendeten Aufbau für organische Transistoren bildet sich zwischen den Metall-Kontakten (Elektroden) und dem Halbleiter eine Schottky-Barriere aus. Die Höhe der Schottky-Barriere ist materialspezifisch und wird im Prozess lediglich durch ein Self-Assembeled-Monolayer angepasst. Den Einfluss der Schottky-Diode auf das Bauteilverhalten lässt sich durch den Kontaktwiderstand quantifizieren. Eine Plasmavorbehandlung der Elektroden vor Aufbringen des Halbleiters auf das Substrat kann den Kontaktwiderstand um mehrere Größenordnungen verringern. Durch FE-Simulationen konnte gezeigt werden, dass Verunreinigungen auf der Metall-Elektrode, die durch den plasmaunterstüzten Reinigungsprozess verringert werden, die Injektion der Ladungsträger maßgeblich beeinträchtigen. Weiterhin begünstigt die Plasmabehandlung die Ausbildung einer homogenen Halbleiterschicht in der Nähe der Metall-Elektroden. Durch Transistor-Modellstrukturen für die Finite-Elemente-Simulation ist gezeigt worden, dass sich insbesondere die Morphologie des Halbleiters an der Metall-Halbleiter-Grenzschicht auf den Kontaktwiderstand und somit die Injektion auswirkt. Sobald Ladungsträger in den Transistorkanal injiziert worden sind, tragen sie zu einem Stromfluss im Transistor bei. Da sich der Aufbau organischer Transistoren von dem auf Siliziumbasis hergestellten unterscheidet, ist das elektrische Potential im Transistor analytisch hergeleitet worden und ein Ausdruck in geschlossener Form aufgestellt worden. Dieser ist in einer Monte-Carlo-Simulationsumgebung verwendet worden, um den individuellen Ladungsträgertransport zu simulieren. Durch diese allgemein gültige Simulationsumgebung sind Strom-Spannungs-Charakteristika simuliert worden. Übereinstimmungen mit den experimentell beobachteten Kennlinien konnten für die Ausgangs- und Transferkennlinie gezeigt werden. Für erstere konnte sowohl der lineare Bereich als auch der Sättigungsbereich der Kennlinie, für letztere der zu erwartende steile Anstieg im Strom simuliert werden. Bei der Simulation des zeitlichen Schaltverhaltens des Transistors steigt die Anzahl der Ladungsträger an der Drain-Elektrode bei einem angelegten Spannungspuls schnell an. Langsamere Ladungsträger führen jedoch dazu, dass die Anzahl der Ladungsträger mit der Zeit langsam abklingt. Dass der Ladungsträgertransport im Transistor von der Art der Herstellung der funktionalen Schichten abhängt, lässt sich an der Geschwindigkeitsverteilung der Ladungsträger identifizieren. Durch Aufbringen des Halbleiters durch Drucken an Stelle von Spin-Coating ändert sich die Morphologie der Grenzschicht zwischen Halbleiter und Dielektrikum derart, dass mehr langsamere Ladungsträger am Transport teilnehmen. Die Herstellungsmethode des Dielektrikums zeigt keinen Einfluss. Die Ladungsträger werden jedoch nicht nur durch die Morphologie an der Grenzschicht zwischen Halbleiter und Dielektrikum beeinträchtigt, sondern auch durch Verunreinigungen und strukturelle Defekte, sodass sich Ladungsträgerfallen ausbilden. Bei den Transistoren in der vorliegenden Arbeit befinden sich diese Ladungsträgerfallen sowohl an der Grenzschicht zwischen Halbleiter und Dielektrikum, als auch z.T. im Dielektrikum selbst. In den in dieser Arbeit verwendeten organischen Transistoren findet Ladungsträgertransport jedoch nicht nur im organischen Halbleiter, sondern auch im organischen Dielektrikum statt und führt zu unerwünschen Leckströmen, die das Dielektrikum zerstören können und zu einem Leistungsverbrauch führen. Durch Finite-Elemente-Simulationen konnten Modellstrukturen für den Leckstrom durch das Dielektrikum entwickelt werden, die die Prozesse bei der Herstellung der Transistoren abbilden. Die Herstellung der in dieser Arbeit verwendeten Transistoren führt trotz optimierter Injektion und Grenzflächen der funktionalen Schichten nach wie vor zu fluktuierenden elektrischen Bauteilparametern. Damit trotz variierenden Bauteilverhaltens Schaltungen konzipiert werden können, die im Rahmen vorher festgelegter Randbedingungen arbeiten, ist eine Monte-Carlo-Schaltungssimulationsumgebung aufgebaut worden, mittels derer ein Parameterfenster für in Schaltungen verwendete Transistoren aufgestellt werden kann. Transistoren, deren elektrische Parameter sich innerhalb dieses Fensters bewegen, führen dann zu Schaltungen mit definiertem Schaltungsverhalten. Somit sind in der vorliegenden Arbeit die Prozesseinflüsse auf das elektrische Bauteilverhalten eines druckbaren organischen Transistors analytisch und numerisch beschrieben worden, aber auch, wie trotz schwankenden Bauteilverhaltens robuste Schaltungen aufgebaut werden können.

Alternative Abstract:
Alternative AbstractLanguage

The classical microelectronics perpetually achieves smaller and faster transistors for more performing applications like central and graphic processor units. The fabrication processes of this silicon-based technology are represented by vacuum and cleanroom processes. In contrast, printed organic electronics achieves cheap and large-area applications by mass production like printing. Several printing approaches (conventional and digital printing) are possible for a broad range of suitable functional materials. The printing quality is significantly determined by the printing techniques, the substrates and the materials that must be well matched. Otherwise the device performance, accuracy and resolution of the print, as well as properties of the deposited layers (morphology, topography) will fluctuate. In order to develop electronic circuits based on printed organic transistors with acceptable yield, a stable and reliable fabrication process is needed. By analysis and description of process steps which determine the charge carrier transport through the device during the fabrication of an organic transistor, models for circuit simulation can be developed that allow for physical principles and process influences. In this work, the impact that individual process steps during fabrication of printable transistors have on the device performance, have been investigated. The path of charge carriers through the transistor has been monitored and also the way how this path can be influenced by process-dependent effects. By a physical description, an analytical and a numerical model could be developed. Charge carriers must be injected from an electrical contact into the organic semiconductor in order to contribute to the charge carrier transport. In the setup used in this work Schottky-barriers occur between the two metal contacts and the semiconductor. The Schottky-barrier height is specific to the material and is adjusted during the process by a self-assembled-monolayer. The influence of the Schottky-diode on the device performance can be quantified by a contact resistance. A plasma treatment of the electrodes before deposition of the semiconductor on the substrate can reduce the contact resistance by several orders of magnitude. It could be shown by finite element simulations that contamination on the metal electrode influence the charge carrier injection. This contamination can be reduced by the plasma treatment. Furthermore, this plasma treatment also promotes the formation of a homogenous layer of the semiconductor in the vicinity of the metal electrodes. By transistor model structures for the finite element simulation it could be shown, that especially the morphology of the semiconductor in the metal-semiconductor interface affects the contact resistance and thus the injection. As soon as charge carriers have been injected into the transistor channel, they contribute to an electrical current through the transistor. Since the layout of organic transistors differs from that of silicon-based transistors, the electrostatic potential in the transistor has been derived analytically. This closed-form expression has been used in a Monte-Carlo simulation environment for simulating the charge carrier transport. By this simulation environment current-voltage characteristic have been simulated. The simulated output and transfer curves match witch the experimentally determined ones. A triode region as well as saturation could be shown for the former one, a steep increase in current for the latter one. In the simulation of the time-dependent switching behaviour of the transistor, the number of charge carriers arriving at the drain electrode increases rapidly by an applied voltage pulse. Slower charge carriers lead to a slow decrease in number of charge carriers during time. By extracting the velocity distribution of charge carriers it could be shown that the charge carrier transport depends on the kind of fabrication of the functional layers in the transistor. By depositing the semiconductor by printing instead of spin-coating the morphology of the interface between semiconductor and dielectric changes, such that a larger number of slower charge carriers contribute to the transport. The method for depositing the dielectric shows no influence. However, the charge carrier transport is not only influenced by the morphology of the interface between semiconductor and dielectric, but also by contamination and structural defects, so that charge carrier traps occur. For the transistors used in this work these traps occur at the interface between semiconductor and dielectric, partly also in the dielectric. For the transistors used in this work charge carrier transport takes place not only in the organic semiconductor but also in the organic dielectric and thus leads to undesirable leakage currents. These leakage currents may destroy the dielectric and lead to an increased power consumption. By finite element simulations, model structures for the leakage current though the dielectric that represent the fabrication processes have been developed. Although injection and interfaces of the functional layer have been improved, the fabrication process for the transistors used in this work still leads to fluctuating electrical device parameters. A Monte-Carlo simulation environment has been established that allows for defining parameter windows for the used transistors such that circuits can be built in spite of varying device performance. Transistors which electrical parameters lie within these windows lead to circuits with defined switching behaviour. Thus, in this work the process’ influences on the electrical device performance of printable organic transistors have been described analytically and numerically as well as the way circuits can be designed despite fluctuating device performance.

English
Uncontrolled Keywords: gedruckte organische Elektronik
Alternative keywords:
Alternative keywordsLanguage
printed organic electronicsUNSPECIFIED
URN: urn:nbn:de:tuda-tuprints-40405
Classification DDC: 500 Science and mathematics > 500 Science
500 Science and mathematics > 530 Physics
600 Technology, medicine, applied sciences > 620 Engineering and machine engineering
Divisions: 18 Department of Electrical Engineering and Information Technology
18 Department of Electrical Engineering and Information Technology > Microelectronic Systems
Date Deposited: 10 Jul 2014 08:36
Last Modified: 09 Jul 2020 00:44
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/4040
PPN: 386756392
Export:
Actions (login required)
View Item View Item