TU Darmstadt / ULB / TUprints

All-Digital Clock Calibration for Source-Synchronous High-Speed I/O Links Based on Phase-to-Digital Conversion

Angeli, Nico (2020)
All-Digital Clock Calibration for Source-Synchronous High-Speed I/O Links Based on Phase-to-Digital Conversion.
Technische Universität
doi: 10.25534/tuprints-00012975
Ph.D. Thesis, Primary publication

[img]
Preview
Text
2020-07-28_Angeli_Nico.pdf
Copyright Information: CC BY-NC-ND 4.0 International - Creative Commons, Attribution NonCommercial, NoDerivs.

Download (18MB) | Preview
Item Type: Ph.D. Thesis
Type of entry: Primary publication
Title: All-Digital Clock Calibration for Source-Synchronous High-Speed I/O Links Based on Phase-to-Digital Conversion
Language: English
Referees: Hofmann, Prof. Dr. Klaus ; Xu, Prof. Dr. Chihao
Date: 2020
Place of Publication: Darmstadt
Date of oral examination: 1 July 2020
DOI: 10.25534/tuprints-00012975
Abstract:

Wire-linked high-speed interfaces play an important role in modern computing systems. They are required to transfer enormous amounts of data in a short time between processors, memories and periphery. Many efforts are put into the development of I/O links with higher data rates and lower power consumption in order to keep up with the increasing processing speed of CPUs and GPUs. Especially memory interfaces are struggling to reach the bandwidth required by the processors. Source-synchronous parallel I/O links that connect the processor and the memory with PCB interconnects are limited by the high-frequency characteristics of the PCB and the maximum number of parallel data links. New interface types with shorter interconnects and more parallelization based on a silicon interposer instead of a PCB have been introduced to tackle this problem, but due to the higher manufacturing cost these interfaces still haven’t fully replaced traditional PCB based memory interfaces. A common challenge in all parallel high-speed I/O links is the calibration of the ideal sampling time for each individual data link. The conventional method requires time consuming bit error rate measurements over a 180 ◦ wide range of possible sampling phase positions and is prone to timing center errors due to the nonlinearity of the phase generation. In this work a fast timing center calibration based on a phase measurement between the received signal and the internal clock is presented which reduces the calibration time significantly and minimizes the timing center error by compensating the nonlinearity of the phase generation. The phase measurement is performed by a fully synthesized phase-to-digital converter (PDC) offering precise phase and duty-cycle measurements of high-frequency clock signals with low power consumption. A calculation method for estimating the deviation of the PDC measurement result from the actual value due to clock jitter allows to predict the behavior of the PDC and can be used to generate jitter specifications for the clock signals. The proposed PDC also offers new possibilities in the implementation of other high-frequency clock calibration circuits such as delay-locked loops and duty-cycle correctors. Three ASICs in a 65nm CMOS process have been designed that demonstrate the feasibility in four different clock calibration scenarios of a prototype bidirectional asymmetric source-synchronous I/O link similar to the GDDR5 standard for GPU memories. The application of the PDC as a linear phase detector in delay-locked loops simplifies the design procedure and results in a small and power efficient circuit that scales well with technology thanks to the all-digital implementation. The capability of the PDC to measure the duty-cycle of high-frequency clock signals with high precision is used to correct the duty-cycle in the high-speed transceivers at different nodes with a low area overhead. In addition to the timing center calibration a voltage threshold calibration based on the duty-cycle measurement of a received clock pattern is proposed that further reduces the calibration time of single-ended I/O links and simplifies the calibration procedure.

Alternative Abstract:
Alternative AbstractLanguage

Schnelle leitungsgebundene I/O Schnittstellen spielen eine wichtige Rolle in modernen Computersystemen. Sie werden benötigt, um enorme Datenmengen in kürzester Zeit zwischen Prozessoren, Speichern und Peripherie zu übertragen. Trotz stetiger Bemühungen die Datenrate und den Leistungsbedarf von I/O Schnittstellen zu verbessern, um mit der anhaltenden Steigerung der Prozessorleistung mitzuhalten, ist es vor allem bei Speicherschnittstellen schwierig die geforderte Bandbreite zu erreichen. Die Datenrate quellsynchroner paralleler I/O Links die zur Verbindung von Prozessor und Speicher über eine Leiterplatte verwendet werden ist vor allem durch die Hochfrequenzeigenschaften der Leiterplatte und die maximale Anzahl an parallelen Datenleitungen begrenzt. Neuartige Schnittstellen mit kürzeren Verbindungen und mehr Parallelisierung basierend auf einem Silizium Interposer anstelle einer Leiterplatte versuchen dieses Problem zu lösen, haben jedoch aufgrund der höheren Herstellungskosten klassische Speicherschnittstellen noch nicht vollständig abgelöst. Eine allgemeine Herausforderung bei schnellen parallelen I/O Schnittstellen ist die individuelle Kalibrierung des idealen Abtastzeitpunkts für jede Datenleitung. Die konventionelle Methode basiert auf der Messung der Bitfehlerrate über einen 180 ◦ umfassenden Bereich möglicher Abtastzeitpunkte. Dieser Ansatz benötigt eine lange Zeit für die Kalibrierung und kann zu einem nicht optimalen Kalibrierungsergebnis aufgrund der Nichtlinearität der Phasenerzeugung führen. In dieser Arbeit wird eine schnelle Kalibrierungsmethode basierend auf einer Phasenmessung zwischen dem empfangenen Signal und dem internen Taktsignal vorgestellt. Diese reduziert die Kalibrierungszeit deutlich und minimiert zusätzlich den Phasenfehler durch eine Kompensation der Nichtlinearität der Phasenerzeugung. Die Phasenmessung erfolgt durch einen voll synthetisierten Phasen-zu-digital Wandler (PDC), welcher hochpräzise und energieeffiziente Phasen- und Tastgradmessungen von hochfrequenten Taktsignalen ermöglicht. Eine Berechnungsmethode zur Abschätzung der Messfehler des Wandlers aufgrund von Jitter erlaubt es das Verhalten des PDC vorherzusagen und Jitterspezifikationen für die Taktsignale abzuleiten. Der vorgestellte PDC bietet zudem neue Möglichkeiten bei der Implementierung anderer Kalibrierungsschaltungen für hochfrequente Taktsignale wie z.B. Delay-Locked Loops und Tastgradkorrektoren. Um die Machbarkeit solcher Kalibrierungsschaltungen anhand einer beispielhaften bidirektionalen asymmetrischen quellsynchronen I/O Schnittstelle, ähnlich dem GDDR5 Standard für GPU Speicher, zu demonstrieren wurden insgesamt drei ASICs in einer 65nm CMOS Technologie hergestellt. Der Einsatz des PDC als linearer Phasendetektor in Delay-Locked Loops beispielsweise vereinfacht den Entwurf und führt zu einer energieeffizienten Schaltung mit geringer Größe, welche dank der voll digitalen Implementierung gut mit der verwendeten Technologie skaliert. Die Fähigkeit des PDC den Tastgrad von hochfrequenten Taktsignalen mit hoher Genauigkeit zu messen wird des Weiteren dazu eingesetzt eine Tastgradkorrektur mit geringem zusätzlichen Flächenbedarf an verschiedenen Punkten in den Transceivern durchzuführen. Neben der Kalibrierung des Abtastzeitpunktes wird auch eine Kalibrierung der Schwellspannung für nicht differenzielle Schnittstellen vorgestellt, welche auf der Tastgradmessung eines empfangenen Taktsignals basiert und die Kalibrierungszeit weiter reduziert.

German
URN: urn:nbn:de:tuda-tuprints-129758
Classification DDC: 600 Technology, medicine, applied sciences > 620 Engineering and machine engineering
Divisions: 18 Department of Electrical Engineering and Information Technology > Institute of Computer Engineering > Integrated Electronic Systems (IES)
Date Deposited: 20 Aug 2020 12:35
Last Modified: 20 Aug 2020 12:53
URI: https://tuprints.ulb.tu-darmstadt.de/id/eprint/12975
PPN: 468710574
Export:
Actions (login required)
View Item View Item